Skip navigation
DSpace
機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。
點此認識 DSpace
English
中文
瀏覽論文
校院系所
出版年
作者
標題
關鍵字
搜尋 TDR
授權 Q&A
幫助
我的頁面
接受 E-mail 通知
編輯個人資料
NTU Theses and Dissertations Repository
瀏覽 的方式: 作者 李泰成(Tai-Cheng Lee)
跳到:
0-9
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
或是輸入前幾個字:
排序方式:
標題
出版年
排序方式:
升冪排序
降冪排序
結果/頁面
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
作者/紀錄:
全部
1
5
10
15
20
25
30
35
40
45
50
顯示 3 到 22 筆資料,總共 51 筆
< 上一頁
下一步 >
出版年
標題
作者
系所
2015
一個單通道十位元四億赫茲導管式類比數位轉換器
A Single-Channel 10-bit 400-MS/s Pipeline ADC
Chen-Kai Hsu; 徐振凱
電子工程學研究所
2020
一具有高輸出頻率範圍應用於連續頻率調變波雷達之三階頻率合成器
A Type-3 Frequency-Modulated Continuous Wave RadarSynthesizer with Wide Frequency Modulation Range
Cheng-Tang Chen; 陳正棠
電子工程學研究所
2018
一種低功耗多通道連續漸進式類比數位轉換器的設計方法
A Systematic Design Methodology of Low-Power Time-Interleaved SAR ADC
Kuan-Jung Liao; 廖冠榮
電子工程學研究所
2016
一種降低小數型頻率合成器近頻雜訊的技術
A Technique of In-Band Phase Noise Reduction in Fractional-N Frequency Synthesizers
Chun-Ping Wang; 王俊彬
電子工程學研究所
2013
以壓控振盪器為基礎且具平移平均之三角積分調變器
The Design and Analysis of a Shifted-Averaging VCO-Based Delta-Sigma Modulator
Yu-Hsuan Kang; 康毓軒
電子工程學研究所
2014
以次取樣相位鎖定迴路架構為基礎且不具除法器之低雜訊除小數頻率合成器
The Design and Analysis of a Low-Noise Divider-less Fractional-N Synthesizer with Sub-Sampling Phase-Locked Loop Architecture
Po-Chun Huang; 黃柏鈞
電子工程學研究所
2018
以連續漸進式類比數位轉換器輔助並結合類比雜訊移頻和數位雜訊耦合之50-MHz頻寬連續時間三角積分調變器
A 50-MHz Bandwidth SAR-Assisted Continuous-Time Delta-Sigma Modulator with Noise Shaping and Digital Noise Coupling Techniques
Sheng-Yen Shih; 施聖彥
電子工程學研究所
2021
使用可變電容為基礎的殘餘值放大器的平行切換管線式循序漸進類比數位轉換器的分析與設計
Design and Analysis of a Parallel Conversion Pipelined-SAR ADC with Varactor Based Residue Amplifier
Tung-Cheng Lin; 林東澄
電子工程學研究所
2022
使用時域雜訊耦合的循序漸進-增量式積分三角類比數位轉換器之設計與分析
Design and Analysis of a SAR-ISDM ADC with Time-Domain Noise Coupling
Che-Wei Chang; 張哲維
電子工程學研究所
2020
使用門控延遲震盪器作積分器的循續漸進-增量式三角積分類比數位轉換器的分析與設計
Design and Analysis of a SAR-ISDM ADC with Gated-delay Oscillator Integrator
Yen-Chun Chan; 詹晏鈞
電子工程學研究所
2008
內建工作週期修正電路之寬範圍延遲鎖相迴路
A Wide Range Delay Locked-Loop with Built-in Duty Cycle Correction Circuit
Feng-Chia Chang; 張峰嘉
電子工程學研究所
2009
具伽瑪校正的六位元數位類比轉換器與低功率緩衝器的行驅動電路
A 6-bit Gamma-Corrected DAC with a Low-Power Buffer for Column Drivers
Cheng-Hsiao Lin; 林政校
電機工程學研究所
2007
具寬線性範圍頻率偵測器之低抖動資料時脈回復電路
A Low-Jitter Clock and Data Recovery Circuit with Wide-Linear-Range Frequency Detector
Ming-Hwa Lee; 李明華
電子工程學研究所
2019
具有次取樣內圈相位雜訊濾波器之鎖相迴路設計
The Design and Analysis of a Phase-Locked Loop with a Sub-Sampling Inner-Loop Phase Noise Filter
Hsiu-Hsien Ting; 丁修賢
電子工程學研究所
2008
具有相位校正電路的多相位時脈產生器
A Multiphase Clock generator with Self-Calibration Circuits
Shih-Chun Lin; 林士鈞
電子工程學研究所
2014
具有預防性相位鎖定偵測器之可調變頻寬時脈與資料回復電路
An Adaptive Loop Bandwidth Clock and Data Recovery Circuit with Preventinoal Phase Lock Detector
Li-Hung Chiueh; 闕禮宏
電子工程學研究所
2015
具自充式技巧之超低功率單端石英振盪器
An Ultra-Low Power One-Pin Crystal Oscillator with a Self-Charged Technique
Shang-Chi Wu; 吳尚錡
電子工程學研究所
2020
具選擇性誤差調變及雜訊調變之十三位元六千四百萬取樣頻率連續漸進式類比數位轉換器
A 13-bit 64MS/s Noise-Shaping Successive-Approximation A/D Converter with Selective Mismatch Error Shaping
Wei-Cian Hong; 洪瑋謙
電子工程學研究所
2010
奈米級互補式金氧半製程之管線式類比數位轉換器設計
The Design of Nanometer CMOS Pipelined A/D Converter
Yen-Chuan Huang; 黃彥筌
電子工程學研究所
2016
應用在 100Gb/s 乙太網路之1/2.5速率比資料與時脈回復電路
A 1/2.5-Rate Clock and Data Recovery Circuit for 100Gb/s Ethernet in 40 nm Technology
Chia-Kai Cheng; 鄭家凱
電子工程學研究所