Skip navigation
DSpace
機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。
點此認識 DSpace
English
中文
瀏覽論文
校院系所
出版年
作者
標題
關鍵字
搜尋 TDR
授權 Q&A
幫助
我的頁面
接受 E-mail 通知
編輯個人資料
NTU Theses and Dissertations Repository
瀏覽 的方式: 作者 李建模(Chien-Mo Li)
跳到:
0-9
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
或是輸入前幾個字:
排序方式:
標題
出版年
排序方式:
升冪排序
降冪排序
結果/頁面
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
作者/紀錄:
全部
1
5
10
15
20
25
30
35
40
45
50
顯示 21 到 40 筆資料,總共 58 筆
< 上一頁
下一步 >
出版年
標題
作者
系所
2008
嵌入式矽智財核心之IEEE 1500安全測試封套
Secured IEEE 1500 Test Wrapper for Embedded IP Cores
Geng-Ming Chiu; 邱畊銘
電子工程學研究所
2009
快速診斷組合邏輯與掃描鏈橋接錯誤之結構化簡技巧
Structure Reduction Techniques for Fast Logic-Chain Bridging Fault Diagnosis
Wei-Lin Tsai; 蔡維霖
電子工程學研究所
2005
掃描鏈分割與重排之掃描鏈黏著性錯誤診斷技術
A Scan Chain Partition and Reordering Technique for Scan Chain Stuck-At Fault Diagnosis
Jhih-Kai You; 游智凱
電子工程學研究所
2018
機率電路測試圖樣生產與壓縮
ATPG and Test Compression for Probabilistic Circuits
Kai-Chieh Yang; 楊凱傑
電子工程學研究所
2008
液晶顯示器源極驅動器晶片上升時間以及下降時間測試的可測試性設計
A DfT Technique for Rise Time and Fall Time Testing of LCD Source Driver IC
Chih-He Lin; 林志和
電子工程學研究所
2011
用於減輕掃描鍊位移時電壓降峰值的測試時域最佳化之平行化模擬技術
A Parallel Simulation Technique for Test Clock Domain optimization to Reduce Peak IR Drop During Scan
Yu-Chiuan Huang; 黃鈺筌
電子工程學研究所
2010
用於減輕掃瞄鍊移位時電源供應雜訊峰值的測試時域最佳化
Test Clock Domain Optimization for Peak Power Supply Noise Reduction in Scan Shift Cycles
Jen-Yang Wen; 溫仁揚
電子工程學研究所
2019
用於群聚多重轉態延遲錯誤的診斷解析度改善技術
Diagnosis Resolution Improving Technique for Clustered Multiple Transition Delay Faults
Yan-Shen You; 游彥勝
電子工程學研究所
2016
用機器學習預測工程變更命令後的電路壓降
IR Drop Prediction of ECO-Revised Circuits Using Machine Learning
Shih-Yao Lin; 林士堯
電子工程學研究所
2010
相容於IEEE1500 之系統晶片除錯測試封套
An IEEE 1500 Compatible Test Wrapper for SoC Debug
Jheng-Yang Ciou; 邱証暘
電子工程學研究所
2022
神經形態晶片的測試配置和測試樣本自動生成
Automatic Test Configuration and Pattern Generation (ATCPG) for Neuromorphic Chips
I-Wei Chiu; 邱奕瑋
電子工程學研究所
2014
考慮串擾之變異感知精確波形錯誤模擬
Variation-Aware Waveform-Accurate Fault Simulation Considering Crosstalk
Chieh-Fu Chu; 朱介甫
電子工程學研究所
2017
考慮實體資訊及單元資訊之多重缺陷診斷
Physical-aware and Cell-aware Diagnosis of Multiple Defects
Chi-Lin Lee; 李其霖
電子工程學研究所
2014
考慮電源供應雜訊之動態時序分析器
Power-Supply-Noise-Aware Dynamic Timing Analyzer
Hung-Yi Hsieh; 謝弘毅
電子工程學研究所
2015
考慮電源雜訊之測試資料分析與重建用於增進良率之方法
Power-Supply-Noise-Aware Test Pattern Analysis and Regeneration for Yield Improvement
Cheng-Yu Han; 韓承佑
電子工程學研究所
2019
考慮電源雜訊之高速輸入輸出緩衝器時序分析
PSN-aware High Speed I/O Buffer Timing Analysis
Hao-Tien Kan; 甘皓天
電子工程學研究所
2011
考量製程變異、老化效應與撓曲效應之軟性薄膜電晶體電路的直流分析
DC Analysis for Flexible TFT Circuits Considering Process Variation, Aging Effects, and Bending Effects
En-Hua Ma; 馬恩華
電子工程學研究所
2020
脈衝神經網路晶片之錯誤模型以及測試
Fault Modeling and Testing of Spiking Neural Network Chips
Yi-Zhan Hsieh; 謝宜展
電子工程學研究所
2008
薄膜電晶體液晶顯示器源極驅動IC之輸出偏移電壓可測試設計
A DFT Technique for Output Offset Voltage Testing of TFT-LCD Source Driver IC
Chia-Shao Chen; 陳佳韶
電子工程學研究所
2005
行奇偶與列選擇:內建自我測試之多掃描鏈環境下多重錯誤之診斷技術
Column Parity and Row Selection (CPRS): A BIST Diagnosis Technique for Multiple Errors in Multiple Scan Chains
Hung-Mao Lin; 林鴻貿
電子工程學研究所