請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/33439
標題: | 以波管線為基礎的抖動產生技術應用於高速收發器之內建自我測試 A Wave Pipeline-Based Jitter Generation Technique for High-Speed Transceiver Design-for-Test Applications |
作者: | Shing-Wei Chang 張興維 |
指導教授: | 黃俊郎(Jiun-Lang Huang) |
關鍵字: | 抖動,抖動產生技術, jitter,design-for-test, |
出版年 : | 2006 |
學位: | 碩士 |
摘要: | 在現今的高速通訊元件中,抖動已然成為資料可達到傳送品質的重要因素之一,隨著資料傳送頻寬的需求漸增,抖動的規格對高速傳送系統及匯流排來說是相當重要的。一般而言,元件抖動的規格是由自動測試設備(ATE)所測得,但是資料頻率快速的提升使得自動測試設備難以趕上期效能的要求。再者,近來大多數研究投注在抖動量測的部分。在本論文中,我們提出了一個低成本且可實現在晶片上的週期性抖動注入技術,為了達到系統層之內建式自我測試應用,並利用模擬去驗證我們的方法。 For modern high speed communication devices, jitter has been an important factor of the achievable data transmission quality. With the growing demand on data bandwidth, meeting the jitter specification is crucial for high speed I/O and bus standards. Typically, jitter specifications are tested by external Automatic Test Equipment (ATE), but the growing data rate makes it difficult, if possible at all, for the ATE to catch up with the performance requirement. Most of the recent works concentrate on jitter measurement. In this thesis, a low-cost on-chip sinusoidal jitter injection technique for system level Built-In Self-Test (BIST) applications is proposed. Simulation results are demonstrated to validate the proposed technique. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/33439 |
全文授權: | 有償授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-95-1.pdf 目前未授權公開取用 | 1.15 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。