搜尋
新增篩選器:
使用篩選器讓結果更精確。
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2020 | 一具有高輸出頻率範圍應用於連續頻率調變波雷達之三階頻率合成器 A Type-3 Frequency-Modulated Continuous Wave RadarSynthesizer with Wide Frequency Modulation Range | Cheng-Tang Chen; 陳正棠 | 電子工程學研究所 |
2010 | 深次微米CMOS製程之時脈產生器的設計與實作 Design and Implementation of Clock Generators in Nanoscale CMOS Processes | Jung-Yu Chang; 張鎔諭 | 電子工程學研究所 |
2016 | 基於差動拔靴帶式環形振盪器之低電壓全數位鎖相迴路 A Low Voltage All-Digital Phase-Locked Loop Based on Differential Bootstrapped Ring Oscillator | Chi-Hao Wei; 魏啟豪 | 電子工程學研究所 |
2020 | 一個具有自適應注入鎖定技術之0.5V Sub-GHz鎖相迴路應用於物聯網領域 A 0.5V Sub-GHz Phase-Locked Loop with Adaptive Injection-Locked Technique for IoT Application | Yu-Chen Hsieh; 謝育宸 | 電子工程學研究所 |
2019 | 一個0.02mm2之鎖相迴路並採用次取樣與突波降低技術實現於90nm CMOS製程 A 0.02mm2 Sub-Sampling PLL with Spur Reduction Technique in 90nm CMOS Technology | You-Rong Qiu; 邱宥榮 | 電子工程學研究所 |
2022 | 一個採用基於電容放大技巧次取樣延遲鎖定迴路之低參考突波次取樣鎖相迴路設計 Design of a Low Reference Spur Sub-Sampling PLL Adopting a Capacitor-Multiplier-Based Sub-Sampling DLL | 謝懷元; Huai-Yuan Hsieh | 電子工程學研究所 |
探索
系所
- 16 電子工程學研究所
指導教授
關鍵字
- 2 鎖相迴路,低相位雜訊
- 1 phase-locked loop,adaptive transm...
- 1 phase-locked loop,adaptive transm...
- 1 phase-locked loop,adaptive transm...
- 1 phase-locked loop,adaptive transm...
- 1 phase-locked loop,clock generator
- 1 phase-locked loop,clock generator...
- 1 phase-locked loop,clock generator...
- 1 phase-locked loop,clock generator...
- 1 phase-locked loop,clock generator...
- 下一頁 >
出版年
全文授權
- 8 未授權
- 7 有償授權
- 1 同意授權(全球公開)
全文
- 16 true