Skip navigation

DSpace

機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。

點此認識 DSpace
DSpace logo
English
中文
  • 瀏覽論文
    • 校院系所
    • 出版年
    • 作者
    • 標題
    • 關鍵字
  • 搜尋 TDR
  • 授權 Q&A
    • 我的頁面
    • 接受 E-mail 通知
    • 編輯個人資料
  1. NTU Theses and Dissertations Repository
  2. 電機資訊學院
  3. 電子工程學研究所
請用此 Handle URI 來引用此文件: http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/73006
標題: 於現場可程式化邏輯閘陣列設計與實現數位積體電路測試器
Design and Implementation of a 16-channel FPGA-based Digital IC Tester
作者: Ming-Jhe Li
李明哲
指導教授: 黃俊郎(Jiun-Lang Huang)
關鍵字: 自動測試機台,多通道格式器,可程式化延遲線,接收器,現場可程式化邏輯閘陣列,布局演算法,時序電路,
ATE,Multi-channel Formatter,Programmable Delay Line,Receiver,FPGA,Placement Algorithm,Timing Circuit,
出版年 : 2019
學位: 碩士
摘要: 自動測試機台(ATE)被使用來測試積體電路(Integrated Circuit, IC)的性能與功能,避免缺陷的IC流入市場。格式器(Formatter)在自動測試機台裡是相當重要的核心模組,其負責讀取使用者定義的符號資料(Symbol Data),以產生待測電路所需的測試波形。接收器(Receiver)是自動測試機台裡重要的核心模組,其將使用者定義的符號資料、探測時序(Strobe Timing)、理想響應(Golden Response)等資訊組合,以接收待測電路響應(DUT Response)。
在本論文裡,我們提出新的低資源延遲線,並使用特殊的布局方式,將多通道測試器實作於Xilinx Spatan-6 FPGA中,利用約束(Constraint)來輔助設計,我們能大幅降低資源使用量並提高面積使用效率。
最後,本論文實作的16個通道數位積體電路測試器,其具有100 Msps符號產生頻率、積分非線性誤差小於0.5 LSB的高精確度與200 ps邊緣擺置解析度。
Automatic Test Equipment (ATE) is used to test the performance and features of the Integrated Circuit, and avoiding the defective ICs from entering to the market. Format-ter in the ATE is the vital core module to load the symbol data by user’s definition, and then generate the testing waveform for the circuit which should be measured. Receiver is a very important module in ATE, it is responsible for user-defined symbol data, in-cluding strobe timing and golden response to capture the device under test (DUT) re-sponse.
In this paper, it proposes a new delay line with low resource usage, and implements the 16-channel digital IC tester on Xilinx Spatan-6 FPGA board with the special place-ment way. Using relative constraint for aided design, it can improve resource utilization and area usage.
At last, the 16-channel digital IC tester implemented in this paper has 100 Msps generation frequency, high accuracy with the integral nonlinearity error less than 0.5 LSB, and 200 ps edge placement resolution.
URI: http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/73006
DOI: 10.6342/NTU201901572
全文授權: 有償授權
顯示於系所單位:電子工程學研究所

文件中的檔案:
檔案 大小格式 
ntu-108-1.pdf
  目前未授權公開取用
2.33 MBAdobe PDF
顯示文件完整紀錄


系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。

社群連結
聯絡資訊
10617臺北市大安區羅斯福路四段1號
No.1 Sec.4, Roosevelt Rd., Taipei, Taiwan, R.O.C. 106
Tel: (02)33662353
Email: ntuetds@ntu.edu.tw
意見箱
相關連結
館藏目錄
國內圖書館整合查詢 MetaCat
臺大學術典藏 NTU Scholars
臺大圖書館數位典藏館
本站聲明
© NTU Library All Rights Reserved