利用金屬層降低直通矽晶連通柱至元件耦合雜訊之設計

Abstract

三維積體電路使用直通矽晶連通柱作為電氣連結，而訊號通過直通矽晶連通柱時，對其他直通矽晶連通柱和周遭的電路造成雜訊擾動，因此，減低雜訊擾動是一項重要的議題。 本論文提出使用金屬層用以降低直通矽晶連通柱對元件的耦合雜訊，對於不同的直通矽晶連通柱至元件的距離、不同的金屬層覆蓋比例以及不同的鄰近金屬層間距，觀察其耦合雜訊的變化。 耦合雜訊對於元件的基板電壓之擾動，造成元件的基板效應，從而對臨界電壓造成影響。本論文將耦合雜訊造成的元件基板電壓改變，求得因基板效應所造成之飽和區電流變動百分比。 最後提出設計曲線，可以確定飽和區電流變動百分比以及金屬層覆蓋比例，選擇適當的直通矽晶連通柱至元件的距離及鄰近金屬層間距。