請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/53032
標題: | 一個每秒25億次轉換使用不完全趨穩技巧高速導管式類比數位轉換器伴隨基數偵測 A 2.5GS/s, Sub-Radix Pipeline ADC Using Incomplete Settling Technique with Background Radix Detector |
作者: | Chen-Ming Chen 陳成銘 |
指導教授: | 陳信樹(Hsin-Shu Chen) |
關鍵字: | 類比數位轉換器, Analog to Digital Converter, |
出版年 : | 2015 |
學位: | 碩士 |
摘要: | 本論文使用不完全趨穩態的技巧,並提出了背景基值偵測來實現一個六位元、每秒二十五億次取樣的導管式類比數位轉換器。不完全趨穩的技巧伴隨著背景基值偵測電路能夠偵測內部真實閉迴路增益,以達到降低類比數位轉換器中運算放大器對於增益和頻寬的需求從而降低運算放大器的功率消耗。 本晶片使用台積電 40nm CMOS一般製程製作。根據模擬結果,在2.5 GS/s 的轉換率下,當輸入頻率為1.25 GHz時,SNDR和SFDR分別為34.3 dB和44.6 dB。在1 V的電壓和1 GS/s的轉換率下的功率消耗為100 mW。全部的晶片面積大小為0.7 mm2,然而主動電路所占的面積只有0.12 mm2。 This thesis adopts incomplete-settling technique with proposed background radix detector to realize 6-bit, 2.5GS/s single channel sub-radix pipelined ADC. A background radix detector is proposed to detect stage gain so that low-gain and low-bandwidth opamp can be utilized to conserve power consumption of opamp. This prototype ADC is fabricated in TSMC 40nm CMOS general-process. According to post-layout simulation results, this prototype ADC SNDR and SFDR are 34.3dB and 44.6dB at 2.5GS/s with 1.25GHz input frequency. The power consumption is 100mW at 1 V supply voltage and 2.5GS/s sampling rate. Active area is 0.12 mm2, and whole chip with pads occupies 0.7 mm2. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/53032 |
全文授權: | 有償授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-104-1.pdf 目前未授權公開取用 | 6.06 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。