Skip navigation

DSpace JSPUI

DSpace preserves and enables easy and open access to all types of digital content including text, images, moving images, mpegs and data sets

Learn More
DSpace logo
English
中文
  • Browse
    • Communities
      & Collections
    • Publication Year
    • Author
    • Title
    • Subject
    • Advisor
  • Search TDR
  • Rights Q&A
    • My Page
    • Receive email
      updates
    • Edit Profile
  1. NTU Theses and Dissertations Repository
  2. 電機資訊學院
  3. 電子工程學研究所
Please use this identifier to cite or link to this item: http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/82007
Title: 機器學習輔助之低功率消耗的多重防護帶及最小工作電壓分級
ML-Assisted Vmin Binning with Multiple Guard Bands for Low Power Consumption
Authors: Wei-Chen Lin
林韋辰
Advisor: 李建模(Chien-Mo Li)
Keyword: 製程變異,晶片效能預測,多重裝箱,
Process variation,Chip performance prediction,Multiple binning,
Publication Year : 2021
Degree: 碩士
Abstract: 我們提出了一種兩階段的晶片效能預測流程,其能夠避免客戶退貨,降低功率消耗,並減少產出損失。在第一階段,我們首先預測最小工作電壓的初始值;在第二階段,我們先預測每個晶片所在的箱並應用不同的防護帶。在851顆先進的7奈米手機晶片上的實驗結果顯示,所有晶片的預測最小工作電壓都大於實際的最小工作電壓,而這能夠避免客戶退貨。此外,功耗可降低2.69%。當最小工作電壓要求為1.20縮放的最小電壓時,產出損失最多可減少5.05%。與傳統流程相比,實行我們提出的流程只需要花費多一點的運行時間,流程的運行時間仍是短的,但我們可以節省每個晶片測量最小工作電壓的時間。
URI: http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/82007
DOI: 10.6342/NTU202102410
Fulltext Rights: 同意授權(限校園內公開)
metadata.dc.date.embargo-lift: 2026-08-19
Appears in Collections:電子工程學研究所

Files in This Item:
File SizeFormat 
U0001-1608202121435700.pdf
  Restricted Access
7.2 MBAdobe PDFView/Open
Show full item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

社群連結
聯絡資訊
10617臺北市大安區羅斯福路四段1號
No.1 Sec.4, Roosevelt Rd., Taipei, Taiwan, R.O.C. 106
Tel: (02)33662353
Email: ntuetds@ntu.edu.tw
意見箱
相關連結
館藏目錄
國內圖書館整合查詢 MetaCat
臺大學術典藏 NTU Scholars
臺大圖書館數位典藏館
本站聲明
© NTU Library All Rights Reserved