Please use this identifier to cite or link to this item:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/81676| Title: | 使用寬範圍頻率偵測器與抖動容忍度增強技術的鮑率時脈資料還原電路 Baud-Rate Clock/Data Recovery Circuits with Wide-range FD and Jitter-Tolerance-Enhanced Technique |
| Authors: | Wei-Ming Chen 陳尉銘 |
| Advisor: | 劉深淵(Shen-Iuan Liu) |
| Keyword: | 鮑率,頻率偵測器,抖動容忍度,等化器,時脈資料還原電路, baud-rate,frequency detector,jitter tolerance,equalizer,clock/data recovery, |
| Publication Year : | 2021 |
| Degree: | 碩士 |
| Abstract: | 這篇論文的主題 主要分為兩個部分,第一部分實現了一個資料傳輸率為10.4-16-Gb/s無參考頻率之鮑率數位時脈資料還原電路與1-tap決策回授等化器。提出的寬範圍鮑率頻率偵測器由粗調頻率偵測器與細調頻率偵測器所組成。此寬範圍鮑率頻率偵測器、相位偵測器與決策回授等化器共用前級高速比較器,因此無需增加任何額外高速硬體成本。除此之外,透過偵測五位元之資料序列的取樣點移動,此細調頻率偵測器可以達到穩固的頻率偵測器與相位偵測器切換。此頻率偵測器不只達到寬的頻率鎖定範圍,同時具有短的頻率追鎖時間。此架構使用台積電40奈米製程製作,核心電路面積為0.1004mm^2,操作在資料速度16Gb/s的功率消耗為39.9mW,達到的能源效率為2.49pJ/b。 第二部分實現了一個抖動容忍度增強之數位鮑率時脈資料還原電路。為了改善時脈資料還原電路的抖動容忍度,此部分提出一背景校正電路。此晶片使用台積電40奈米製程,其核心電路面積為0.1mm^2。在 通道衰減為10.31dB@10GHz與輸入資料速度為20Gb/s資料序列為PRBS2^7-1下,資料錯誤率10^-12。 透過所提出的校正電路,此電路改善量測到的高頻抖動容忍度。量測到的收斂時間小於5微秒,操作在資料速度20Gb/s的功率消耗為55.4mW,達到的能源效率為2.77pJ/b 。 |
| URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/81676 |
| DOI: | 10.6342/NTU202101157 |
| Fulltext Rights: | 未授權 |
| Appears in Collections: | 電子工程學研究所 |
Files in This Item:
| File | Size | Format | |
|---|---|---|---|
| U0001-2706202120322400.pdf Restricted Access | 8.61 MB | Adobe PDF |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.
