高效節能時脈系統設計

Abstract

在系統中需要多組不同的時脈來提供給不同的模組運作。本篇論文提出一高效節能之時脈系統架構，著重在只使用單一晶體來實現兆赫茲與低功耗千赫茲輸出並降低溫度效應下所造成的頻率偏移。此架構共包含為四個作品如下所述。 本論文的第一個晶片為溫度補償晶體震盪器，實現於180奈米製程。我們使用多組受電壓控制電容來逼近一個多項次補償函數。用此方式來取代傳統複雜的補償，可以有效地節省面積與功耗。在攝氏-30度到90度的溫度範圍下可將溫度偏移由 ±12 ppm改善至 ±3.75 ppm，此晶片面積為0.282平方毫米。 本論文第二個晶片32.768千赫茲時脈產生器，實現於180奈米製程。我們提出一頻率校正系統，重複使用時脈系統內的唯一一顆兆赫茲晶體來產生千赫茲輸出並且維持整體功耗小於1微安培，在極端的溫度範圍以一兩位元溫度感測器做偏移補償。在攝氏-50度到105度的範圍內達到±20 ppm的頻率偏差，此晶片面積為0.364平方毫米。 本論文第三顆晶片為一整數倍率時脈產生器用於提供開迴路小數除頻器的輸入訊號，實現於90奈米製程。我們使用次取樣來穩定迴路使其能夠使用注入式鎖定之技術來實現高效能的時脈輸出。在晶片面積0.26平方毫米以及0.5毫瓦功耗下，產生一2.4千兆赫茲370飛秒的時脈抖動之輸出頻率。 本論文第四顆晶片為一開迴路小數除頻器，實現於90奈米製程。在此作品中我們大幅度的降低最佔功耗與面積的數位時間轉換器模組，因此能夠於0.008平方毫米的面積下產生0.625-200兆赫茲的時脈輸出並且達到300飛秒的時脈抖動以及1.5毫瓦的功耗。