Skip navigation

DSpace

機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。

點此認識 DSpace
DSpace logo
English
中文
  • 瀏覽論文
    • 校院系所
    • 出版年
    • 作者
    • 標題
    • 關鍵字
    • 指導教授
  • 搜尋 TDR
  • 授權 Q&A
    • 我的頁面
    • 接受 E-mail 通知
    • 編輯個人資料
  1. NTU Theses and Dissertations Repository
  2. 電機資訊學院
  3. 電子工程學研究所
請用此 Handle URI 來引用此文件: http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/36703
標題: 低頻帶超寬頻系統之互補式金氧半射頻前端電路設計
CMOS RF Front-End Circuit Design for Low-Band Ultra-Wideband Systems
作者: Chang-Yu Chen
陳昶聿
指導教授: 汪重光(Chorng-Kuang Wang)
關鍵字: 超寬頻,射頻前端,低雜訊放大器,混頻器,
ultra-wideband,RF front-end,low noise amplifier,mixer,
出版年 : 2005
學位: 碩士
摘要: 近年來,由於多媒體應用的迅速發展,在通訊系統中的高速度和高傳輸率已成為極重要的課題。在如此殷切的需求之下,也促使了下一代無線科技的發展與誕生—超寬頻系統。而今日先進的互補式金氧半製程除仍具有低成本與低功率損耗之優點外,也使整合超寬頻接收機於單晶片上的目標得以實現。
在這份論文中,主要著重於低頻帶超寬頻系統之射頻前端電路設計。接收機中的兩個關鍵元件將會被詳細的討論與說明。首先是3~5GHz 寬頻低雜訊放大器之設計,其採用了頻帶交錯的技巧來達到寬頻的特性。在低雜訊放大器中的寬頻匹配問題乃使用共閘極電阻性回授式的架構來解決。另一個設計為寬頻混頻器,其利用了並-並式的回授來提高頻寬。最後,一個適用於超寬頻系統的完整接收機將會被設計並模擬。在1.8伏特的電源供應之下,整個接收機的前端電路共消耗33毫瓦,且晶片面積約為1.37 x 1.05 mm2。所有的電路都經由佈局後模擬驗証,同時前一個電路的量測結果也會一併呈現。
Recently, due to the rapid growth of multimedia applications, high speed and high date rate in communication systems has become more and more important. Under this urgent demand, it accelerates the development and birth of the next-generation of wireless technology—ultra-wideband (UWB) systems. Nowadays, because of its advantage of low cost and low power dissipation, advanced CMOS process make it possible to integrate a UWB receiver into a single chip for VLSI implementation.
In this thesis, the primary target is the RF front end design for low-band UWB applications. Two key components of the receiver are discussed and presented. The first design is a 3~5 GHz wideband low noise amplifier, which adopts stagger technique to achieve a wideband characteristic. The wideband matching problem of LNA is solved by using common gate resistive feedback (CGRF) architecture. The second design is a wideband mixer, which utilizes the shunt-shunt feedback to enhance its bandwidth. Finally, the complete receiver chain for UWB applications which contains a LNA and two mixers is designed and simulated. The total power consumption of the receiver front-end circuit is 33mW under 1.8V supply voltage and chip area is about 1.37 x 1.05 mm2. All the circuits are verified from post-layout simulation. The former is presented with measurement results.
URI: http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/36703
全文授權: 有償授權
顯示於系所單位:電子工程學研究所

文件中的檔案:
檔案 大小格式 
ntu-94-1.pdf
  未授權公開取用
4.94 MBAdobe PDF
顯示文件完整紀錄


系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。

社群連結
聯絡資訊
10617臺北市大安區羅斯福路四段1號
No.1 Sec.4, Roosevelt Rd., Taipei, Taiwan, R.O.C. 106
Tel: (02)33662353
Email: ntuetds@ntu.edu.tw
意見箱
相關連結
館藏目錄
國內圖書館整合查詢 MetaCat
臺大學術典藏 NTU Scholars
臺大圖書館數位典藏館
本站聲明
© NTU Library All Rights Reserved