搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 6 筆結果,共 6 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2019 | 具製程、電壓與溫度背景校正之倍頻延遲鎖定迴路 A PVT-Tolerant MDLL with a Background Coarse-Frequency Selector and a Frequency Calibrator using a Delay-Calibrated SSPD | Yu-Kai CHIU; 邱鈺凱 | 電子工程學研究所 |
2007 | 二元相位頻率偵測器之設計與應用 Design and Implementation of Bang-Bang Phase/Frequency Detectors | Shao-Hung Lin; 林紹弘 | 電子工程學研究所 |
2019 | 基於時域積分器之鎖相迴路與數位鎖相迴路之迴路增益最佳化 A Phase-Locked Loop Using a Single-Ring-Oscillator-Based Integrator and a Digital Phase-Locked Loop With Adaptive Loop Gain Controller | Guan-Yu Su; 蘇冠宇 | 電子工程學研究所 |
2020 | 擁有短重鎖時間鎖頻迴路或頻寬提升技術之次取樣式鎖相迴路 Sub-Sampling PLLs with Short Re-locking-Time FLL or Bandwidth-Enhanced Technique | YuanCheng Qian; 錢源承 | 電子工程學研究所 |
2015 | 應用於小面積與背景校正供應電壓雜訊之鎖相迴路 Applications of Phase-Locked Loops with Area-Efficiency and Background Supply Noise Cancellation | Che-Wei Yeh; 葉哲維 | 電子工程學研究所 |
2020 | 第一型鎖相迴路之頻寬校正與次諧波注入鎖定技術 Type-I PLLs with Bandwidth Calibration and Subharmonically Injection-locked Technique | Ming-Han Chou; 周明翰 | 電子工程學研究所 |
探索
系所
- 6 電子工程學研究所
關鍵字
- 4 phase-locked loop
- 2 pll
- 1 phase-locked loop,multiplying del...
- 1 phase-locked loop,multiplying del...
- 1 phase-locked loop,sub-harmonicall...
- 1 phase-locked loop,sub-harmonicall...
- 1 phase-locked loop,sub-harmonicall...
- 1 phase-locked loop,sub-harmonicall...
- 1 phase-locked loop,sub-harmonicall...
- 1 phase-locked loop,time-based inte...
- 下一頁 >
出版年
全文授權
- 6 未授權
全文
- 6 true