Skip navigation
DSpace
機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。
點此認識 DSpace
English
中文
瀏覽論文
校院系所
出版年
作者
標題
關鍵字
搜尋 TDR
授權 Q&A
幫助
我的頁面
接受 E-mail 通知
編輯個人資料
NTU Theses and Dissertations Repository
瀏覽 的方式: 作者 劉深淵
跳到:
0-9
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
或是輸入前幾個字:
排序方式:
標題
出版年
排序方式:
升冪排序
降冪排序
結果/頁面
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
作者/紀錄:
全部
1
5
10
15
20
25
30
35
40
45
50
顯示 1 到 20 筆資料,總共 39 筆
下一步 >
出版年
標題
作者
系所
2005
5-bit 10Gb/s 追蹤與保持電路的設計與實作
The Design and Implementation of 5-bit 10Gb/s Track-and-Hold Circuit
Chia-Liang Lin; 林家良
電子工程學研究所
2014
50~200億位元之可適性線性等化器及決策回授等化器
5~20 Gb/s Adaptive Linear Equalizer and Decision-Feedback Equalizer
Yuan-Fu Lin; 林元莆
電子工程學研究所
2018
一個具能量提升功能的13.56MHz電流模式無線功率接收器
A 13.56MHz Current-Mode Wireless Power Receiver With Energy-Investment Capability
Chung-Jen Kuo; 郭仲仁
電子工程學研究所
2006
以延遲鎖定迴路為基礎的全數位快速鎖定時脈產生器之設計與實作
Design and Implementation of All-Digital Fast-Locked DLL-Based Clock Generators
Chuan-Kang Liang; 梁鵑伉
電子工程學研究所
2014
使用切換偏壓技術之數位倍頻延遲鎖定迴路與具有頻寬校正之數位鎖相迴路
Digital Multiplying Delay-Locked Loop Using Switched Biasing Technique and Digital Phase-Locked Loop with Bandwidth Calibration
Chi-Huan Chiang; 蔣季寰
電子工程學研究所
2023
使用半旋轉頻率偵測與增強抖動容忍技術之鮑率時脈資料還原電路
Baud-Rate Clock and Data Recovery Circuits Using Semirotational Frequency Detection and Jitter-Tolerance-Enhanced Technique
彭熙凱; Hsi-Kai Peng
電子工程學研究所
2020
使用寬範圍鮑率之頻率偵測器與背景迴路增益控制的時脈資料還原電路
Clock/Data Recovery Circuits Using Wide-range Baud-rate FD and BLGC
Yun-Sheng Yao; 姚允升
電子工程學研究所
2007
具數位校正之六百五十億赫茲鎖相迴路
A Digitally-Calibrated 65GHz Phase-Locked Loop
Jia-Hao Wu; 吳家豪
電子工程學研究所
2013
具有可適性遠端串音消除之4Gbps平行介面接收器
4Gbps Parallel Interface Receivers with Adaptive Far-End Crosstalk Cancellation
Yan-Yu Lin; 林彥宇
電子工程學研究所
2009
具有電源電壓雜訊抑制功能之全數位延遲鎖定迴路
All-Digital Delay-Locked Loop with Supply Noise Suppression Technique
Chia-Hao Tsai; 蔡家豪
電子工程學研究所
2009
具相位誤差校正之延遲鎖定迴路設計與實現
Design and Implementation of Delay-Locked Loops with Static Phase Error Calibration
Kuang-Fu Teng; 鄧匡復
電機工程學研究所
2019
具頻率漂移補償功能之鎖相迴路設計與實現
The Design and Implementation of the Frequency-Drift-Compensated Phase-Locked Loop
Cheng-En Hsieh; 謝正恩
電子工程學研究所
2007
利用除小數頻率合成器製作之展頻時脈產生器
A Spread Spectrum Clock Generator Based on a Fractional-N Frequency Synthesizer
Ding-Shiuan Shen; 沈鼎璿
電子工程學研究所
2011
導管式類比數位轉換器的設計與實現
Design and Implementation of Pipelined ADC in CMOS Technology
Hwei-Yu Lee; 黎慧玉
電機工程學研究所
2016
小面積並具快速收斂相關性迴路之次諧波注入頻率合成器
An Area-Efficient Subharmonically Injection-Locked Fractional-N Frequency Synthesizer with a Fast-Converging Correlation Loop
Yen-Hsiang Tseng; 曾彥翔
電子工程學研究所
2010
應用於多通道串接式接收機之高速類比等化器與數位式近端干擾消除電路
High-Speed Analog Equalizers and Digital Near-End Crosstalk Canceller for Multi-Lane Serial-Link Receivers
Jian-Hao Lu; 呂健豪
電子工程學研究所
2012
應用於多通道串接式通訊之鎖相迴路與可適性收發機
Phase-Locked Loop and Adaptive Transceiver for Multi-Channel Serial-Link Application
Shih-Yuan Kao; 高世源
電子工程學研究所
2007
應用於寬頻接收機之CMOS高速關鍵零組件
CMOS High-Speed Analog Key Components for Broadband Receivers
Chihun Lee; 李志虹
電子工程學研究所
2006
應用於手提式數位電視接收器之 具邊頻改善頻率合成器
A Spur-Reduction Frequency Synthesizer for DVB-H Receivers
Hsin-Hua Chen; 陳信樺
電子工程學研究所
2009
應用於接收機之自動增益控制放大器與類比數位轉換器設計
Design of Automatic Gain Control Amplifiers and Analog to Digital Data Converters for Receiver Applications
I-Hsin Wang; 王逸新
電子工程學研究所