請用此 Handle URI 來引用此文件：
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/82650| 標題: | 一個具混合架構參考電壓緩衝電路之類比至數位轉換器與類比佈局之可程式化繞線優化 A Hybrid Reference Buffer Circuit for an ADC and Optimized Programmable Routing in Analog Layout |
| 作者: | Hui-Ya Chen 陳惠雅 |
| 指導教授: | 陳信樹(Hsin-Shu Chen) |
| 關鍵字: | 連續漸進式,類比至數位轉換器,電荷補償,參考電壓穩定器,可程式化繞線優化, successive-approximation register (SAR),analog-to-digital converter (ADC),Charge Compensation (CC),Reference Voltage Stabilizer (RVS),Optimized Programmable Routing (OPR), |
| 出版年 : | 2021 |
| 學位: | 碩士 |
| 摘要: | 連續漸進式類比至數位轉換器是一種著名的高電能效率架構由於其電容式數位至類比轉換器和低靜態功耗。然而，外圍電路的驅動是一個嚴重的問題，因此本論文提出了一種混合架構參考電壓緩衝電路，用於採用40奈米製程的0.9伏特電壓每秒一百萬次取樣的十四位元連續漸進式類比至數位轉換器。混合架構參考電壓緩衝電路包括電荷補償電路和動態參考電壓穩定器，以調節所提出的連續漸進式類比至數位轉換器之參考電壓。本文提出的類比至數位轉換器在每秒一百萬次取樣速度下，實現了11.52的測量有效位元。整體有效面積僅為0.048186平方毫米，且無需外部去耦電容。功率消耗為19.5微瓦特，品質因數達到 170.3 分貝。 此外，應用優化的可程式化繞線系統來更快地轉換電路的製程。優化的三點，包括電晶體的創建、擺置和繞線，如此一來即使是需要對稱的電路也可以完成。 |
| URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/82650 |
| DOI: | 10.6342/NTU202103761 |
| 全文授權: | 同意授權(限校園內公開) |
| 電子全文公開日期: | 2023-10-15 |
| 顯示於系所單位： | 電子工程學研究所 |
文件中的檔案：
| 檔案 | 大小 | 格式 | |
|---|---|---|---|
| U0001-1510202116364000.pdf 授權僅限NTU校內IP使用（校園外請利用VPN校外連線服務） | 3.17 MB | Adobe PDF |
系統中的文件，除了特別指名其著作權條款之外，均受到著作權保護，並且保留所有的權利。