利用粒子群優化演算法設計符合IMEC製程限制的三階段高效率光柵耦合器

Abstract

本篇論文的目的是設計出符合IMEC矽光子製程代工廠之技術規範與其最小線寬限制，並用於將C-Band 波段由SMF-28單模光纖入射之TE極化光場耦合進入矽光子波導之高效率光柵耦合器。在此高效率光柵耦合器的結構設計方面，本論文將各個光柵週期分為四個等分的小區塊，運用次波長光柵結構 (Sub-wavelength Grating) 之等效介質折射率概念，在小區塊中填入適當的寬度方向次波長光柵結構，依序使其各小區塊之等效介質折射率對應於L型光柵的設計特性，其中次波長光柵結構採用單階段及三階段蝕刻之截面結構以提供不同的設計自由度，在元件特性模擬方面，本論文使用商用光學模擬軟體Lumerical來模擬光場在元件中的傳播情形，並透過粒子群演算法對光柵耦合器的光柵周期、小區塊折射率、單階段或三階段蝕刻深度之不同組合、上下包覆層採用二氧化矽或是空氣之組合、寬度方向次波長光柵結構之填空比等參數進行優化。 為了簡化模擬流程、減少計算時間，首先假設光柵耦合器寬度方向為無限延伸之二維等價結構，因此可將光柵耦合器的設計使用二維時域有限差分法 (2-D FDTD) 模擬，藉此設計出四組不同設計參數的元件，並針對此簡化後之設計命題進行初步的設計參數優化。模擬結果顯示其中有兩組不同的設計皆可得到高耦合效率，分別是元件三和元件四。元件三 (二維等價)：考量未來IMEC可提供蝕刻去除下包覆層且最小線寬可縮減至130 nm、上包覆層為二氧化矽且其中包含一層氮化矽、下包覆層為空氣的製程條件下，針對1554 nm之TE極化入射之光纖模態場的耦合效率為86.2%，1-dB頻寬約為37 nm，3-dB頻寬約為71 nm。元件四 (二維等價)：考量最小線寬為150 nm為製程限制、上包覆層若為二氧化矽且其中包含一層氮化矽、下包覆層為二氧化矽的製程條件下，針對1550 nm之TE極化入射之光纖模態場的耦合效率為85%，1-dB頻寬約為39 nm，3-dB頻寬約為71 nm。 以二維等價命題得到的兩組不同製程條件之優化設計之後，本論文進一步透過有限差分特徵模態求解器 (Finite Difference Eigenmode) 的輔助，將二維等價命題轉換回三維結構之命題，其各小區塊之寬度方向採用不同填空比之次波長光柵結構取代，並使其等效介質折射率等同於二維等價命題之優化後的介質折射率，最後採用三維時域有限差分法 (3-D FDTD) 模擬此完整的三維光柵耦合器結構之耦合效率。結果顯示兩組採用次波長光柵之三維光柵耦合器依然可以得到高耦合效率。元件三(三維次波長光柵)：下包覆層空氣，針對1554 nm之TE極化入射之光纖模態場的耦合效率為83.2%，1-dB頻寬約 40 nm且3-dB頻寬為76 nm。元件四(三維次波長光柵)：下包覆層為二氧化矽，針對1550 nm之TE極化入射之光纖模態場的耦合效率為其峰值耦合效率約為83%，1-dB頻寬為 43 nm且3-dB頻寬為74 nm。 本論文亦針對光纖對準誤差及製程誤差容忍度進行分析，對兩種元件設計而言，當光纖入射角度朝x方向變化時，若Δθx = +5°，其頻譜藍移約30 nm，若Δθx = －5°，其頻譜紅移約40 nm，原峰值波長維持44%以上的耦合效率。在兩種元件設計中，當光纖入射角度朝z方向變化，不論是正方向或負方向頻譜皆為藍移現象，元件三之頻譜藍移約30 nm，元件四頻譜藍移約50 nm，若Δθz = ±5°，效率降至約34%。在兩種元件設計中，當光纖入射位置在x方向平移ΔPx = ±2 μm，原峰值波長可維持在65%以上的耦合效率；入射位置在z方向平移 ΔPz = ±2 μm，原峰值波長仍可維持80%以上的耦合效率。對元件三而言，製程誤差若造成光柵週期在x方向有些微的縮放時，若ΔΛx = +5 nm，其頻譜紅移約38 nm，原本的峰值效率會下降至42%，若ΔΛx = －5 nm時，其頻譜紅移約30 nm，原本的峰值效率會下降至54%；對元件四而言，若ΔΛx = +5 nm，其頻譜紅移約35 nm，原本的峰值效率會下降至40%，若ΔΛx = －5 nm，其頻譜藍移約33 nm，原本的峰值效率會下降至42%。在兩種元件中，若光柵在z方向上之次波長光柵的週期有些微的縮放時，會有下列影響，若ΔΛz = ±5 nm，效率仍能維持81%以上的效率，而頻譜偏移5 nm，此誤差變化對效率影響甚小。製程誤差若是造成總體光柵結構在厚度方向d的些微縮放，對元件三而言，其影響如下，若Δd = +20 nm，其頻譜紅移約29 nm，原本的峰值效率會下降至43%，若Δd = －20 nm，其頻譜藍移約32 nm，原本的峰值效率會下降至48%；對元件四而言，若Δd = +20 nm，其頻譜紅移約34 nm，若Δd = －20 nm，其頻譜藍移約32 nm，原本的峰值效率皆會下降至45%。 與文獻中相似的高效率光柵耦合器相比，若文獻中的光柵耦合器最小線寬為100 nm以上且沒有額外在絕緣層上添加布拉格反射夾層，本論文所提出的兩組優化設計元件的耦合效率皆比文獻高5~10%，且本論文所提出的元件四完全符合IMEC矽光子製程代工廠目前的製程技術，具有極佳的可製造性。