請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/58887
標題: | 一個十位元高速的子範圍類比數位轉換器 A 10-bit High-Speed Subrange ADC |
作者: | Chia-Hao Hsu 許家豪 |
指導教授: | 李泰成 |
關鍵字: | 亞穩態,基於相位偵測的低雜訊比較器,子範圍類比數位轉換器, Metastability,Phase-detector -based comparator,Subrange ADC, |
出版年 : | 2013 |
學位: | 碩士 |
摘要: | 本論文提出一個基於相位偵測的低雜訊比較器使用在子範圍類比數位轉換器。可以減低熱雜訊並且有較低機率發生亞穩態的特性。一個十位元的子範圍類比數位轉換器由3.9位元的快閃類比數位轉換器和7位元的循序漸近式類比數位轉換器組成。本論文提出的類比數位轉換器使用台積電的40奈米低功耗製程製做完成。此類比數位轉換器達到54.41dB訊號雜訊失真比,操作在160MHz的取樣頻率。在1.1V的電源供應下消耗2.7mW。品值因素達到39.4fJ/convertion-step。核心電路面積佔據0.0475平方毫米。 A low-noise phase-detector-based (PD-based) comparator is proposed for subrange analog-to-digital converters (ADCs) in this thesis. It can reduce the thermal-induced noise as well as the probability of the metastability. The 10-bit subrange ADC is composed of a 3.9-bit flash ADC and a 7-bit SAR ADC. The proposed ADC was fabricated in a 40-nm LP CMOS technology. The ADC achieves 54.41-dB SNDR at 160MS/s under a 1.1V supply voltage and consumes 2.7mW. The figure-of-merit (FOM) is 39.4 fJ/conversion-step. The active area is 0.0475 mm2. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/58887 |
全文授權: | 有償授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-102-1.pdf 目前未授權公開取用 | 8.56 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。