請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/48285
標題: | 應用於展頻之全數位式鎖相迴路 An All Digital PLL for Spread Spectrum Clock Generator |
作者: | Cheng-Dow Su 蘇承道 |
指導教授: | 李泰成(Tai-Cheng Lee) |
關鍵字: | 全數位式鎖相迴路,時脈展頻產生器, All-digital phase-locked loop (ADPLL),spread spectrum clock generator (SSCG), |
出版年 : | 2011 |
學位: | 碩士 |
摘要: | 隨著電路技術進步,先進製程有越來越適合數位電路設計的優點。為了要跟上市場需求,小晶片面積與低電源供應器電壓已成為現今的一種趨勢。而在更換製程時,數位電路也有容易重新設計的特性。
全數位式鎖相迴路可以將類比的電荷幫浦與迴路濾波器以數位式的電路來取代,是對於積體電路來說的一大好處。 時脈展頻產生器應用於許多系統中,時脈展頻產生器可以將處生的時脈經由展頻功能,將主要的頻率能量分散,降低其每單位頻寬的輻射功率。 本論文為應用於時脈展頻器之全數位式鎖相迴路。在此使用了兩段式的三角積分調變器去增加使用於展頻功能上調變器的解析度。最後,此晶片是提請台積電的90奈米製程製作。 Recent advances in integrated circuit (IC) technology make fabrication processes very suitable for digital design. In order to satisfy the market requirement, small area and low voltage designs are mandated nowadays. It is easy to redesign with process changes for digital designs. The all-digital phase-locked loop (ADPLL), one of the most recent and significant advancements in the integrated circuits, offers the remarkable advantage of replacing the charge pump and the loop filter with digital loop filter. The spread spectrum clock generator (SSCG) can be applied to many systems due to its characteristic of spreading the energy of frequency harmonics and reducing the radiated power per unit bandwidth. In this thesis, an all-digital phase-locked loop application for SSCG is implemented in this paper. We use two-stage delta-sigma modulator to improve the resolution of DSM in spread-spectrum clock function. Finally, the experimental ship is fabricated in a TSMC 90nm CMOS process. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/48285 |
全文授權: | 有償授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-100-1.pdf 目前未授權公開取用 | 3.91 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。