Skip navigation

DSpace

機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。

點此認識 DSpace
DSpace logo
English
中文
  • 瀏覽論文
    • 校院系所
    • 出版年
    • 作者
    • 標題
    • 關鍵字
  • 搜尋 TDR
  • 授權 Q&A
    • 我的頁面
    • 接受 E-mail 通知
    • 編輯個人資料
  1. NTU Theses and Dissertations Repository
  2. 電機資訊學院
  3. 資訊工程學系
請用此 Handle URI 來引用此文件: http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/32538
標題: 以屏蔽線插入法為基礎之低功率指令位址匯流排設計
Shield Insertion Based Low Power Instruction Address Bus Design
作者: CHUN-HSIN LIEN
連俊鑫
指導教授: 賴飛羆(Feipei Lai)
關鍵字: 屏蔽線插入法,功耗,雜訊,耦合效應,
Shield insertion,power consumption,noise,coupling effect,HSPICE,
出版年 : 2006
學位: 碩士
摘要: 當晶片設計進入深次微米世代,金屬導線已逐漸成取代邏輯閘延遲而為效能設計上的瓶頸,尤其當工作頻率達到Giga Hz以上時,除了導線間電容造成的雜訊外,導線間寄生電感帶來的效應更是不可忽視。為了降低導線間寄生效應產生的雜訊及功耗,插入屏蔽線是個有效的方法。本篇論文在同時考慮寄生電容、電感模型下,針對指令位址匯流排提出了一個決定屏蔽線插入位置的演算法。它根據匯流排上每一條位元線的內容變換量以及匯流排全部的總內容變換量,將原先的匯流排分割出數個區塊,再從每個區塊中,利用HSPICE模擬的結果作為準則,找出最佳的屏蔽線插入位置。實驗結果顯示,我們的方法在降低功耗及延遲上,成果大約是SSIA方法的1.6倍。其中當插入四條屏蔽線時,較未插入任何屏蔽線的情況下節省了12.83% 的功耗,在時間延遲上亦減少了1.76%。
With the integrated circuits technology entering the era of deep sub-micron, the interconnections on the chip have become the performance bottleneck. The situation is especially obvious when the operating frequency is at several giga Hz because not only the parasitic capacitances result in noise but also the coupling inductances incur the signal integrity problem. In order to reduce the undesired noise and power consumption caused by parasitic elements between wires, shield insertion is a common and effective approach. In this theme, we proposed an algorithm to decide the shield insertion locations under the consideration of both capacitive and inductive coupling impacts. It partitions the whole instruction address bus into some regions according to the coupling effects between every two adjacent signal wires and finds the best shielding location based on HSPICE simulation results. Experimental results show that our method can reduce the power consumption and delay up to 1.6 times the achievements of SSIA. In the case of four shields, there is a 12.83% reduction on power consumption as well as a 1.76% reduction on delay compared to the case without any shield.
URI: http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/32538
全文授權: 有償授權
顯示於系所單位:資訊工程學系

文件中的檔案:
檔案 大小格式 
ntu-95-1.pdf
  目前未授權公開取用
384.29 kBAdobe PDF
顯示文件完整紀錄


系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。

社群連結
聯絡資訊
10617臺北市大安區羅斯福路四段1號
No.1 Sec.4, Roosevelt Rd., Taipei, Taiwan, R.O.C. 106
Tel: (02)33662353
Email: ntuetds@ntu.edu.tw
意見箱
相關連結
館藏目錄
國內圖書館整合查詢 MetaCat
臺大學術典藏 NTU Scholars
臺大圖書館數位典藏館
本站聲明
© NTU Library All Rights Reserved