CMOS/SiGe BiCMOS製程之2.4GHz 射頻功率放大器與PCB模組製作

Abstract

在本論文中，我們介紹了功率放大器基本設計概念與流程。此外，本論文設計與製作了數個應用於IEEE 802.11b/g無線網路通訊協定，以金氧半與矽鍺製程製作的2.4GHz的無線功率放大器。以0.25微米金氧半製程製作的功率放大器，達成了26 dB的線性增益，21.8dBm的飽和功率，18.5dBm的1dB增益壓縮點以及23%的最大功率增加效率。對於0.18微米金氧半功率放大器，經由偏壓控制電路對線性度的改善，1dB增益壓縮點增加了1.3dBm。以0.35微米矽鍺製程製作的功率放大器，達成了27.6 dB的線性增益，20.4dBm的飽和功率，20.7dBm的1dB增益壓縮點以及24%的最大功率增加效率。在符合IEEE802.11b的規格下，可達到17.8dBm的功率輸出；在符合IEEE802.11g的規格下，可達到15.2dBm的功率輸出。此外，我們也以矽鍺製程設計了一個應用於802.11n新通訊協定的雙重功率放大器。為了達成對功率放大器的最佳阻抗匹配，本論文也介紹了如何利用load pull系統將功率放大器與印刷電路板組合成為一個完整的模組。

In this thesis, the basic concepts of power amplifier design are described. And we design and fabricate 2.4 GHz CMOS and SiGe power amplifiers used for IEEE 802.11b/g application. For 0.25 µm CMOS technology, the amplifier achieves linear gain = 26 dB, Psat = 21.8 dBm, P1dB= 18.5 dBm and maximum PAE= 23 %. For 0.18 µm CMOS technology power amplifier, comparing to constant voltage bias, the 1dB compress point improves 1.3 dBm with bias control circuit. For 0.35 µm SiGe HBT power amplifier, it achieves linear gain= 27.6 dB, Psat= 20.4 dBm, P1dB= 20.7 dBm, maximum PAE= 24 %, and maximum output power 17.8 dBm for IEEE 802.11b, 15.2 dBm for IEEE 802.11g. Besides, we designed a dual SiGe power amplifier for IEEE 802.11n application. For optimal impedance matching for power amplifier, we introduce how to assemble the power amplifier module with PCB by load pull system.