針對神經義肢與神經科學研究應用之 多通到神經元分類微處理器研究

Abstract

本篇論文實現可支援128通道之神經元排序微處理器，並且提出以事件(event)為基礎的系統架構，可滿足神經輔具與神經科學研究之應用。近年歸功於在神經生物學上的研究發展，許多諸如癲癇、帕金森氏症、阿茲海默症等病症皆被證實起因於患者腦部功能喪失或是發生病變。為了連結腦部功能與病症起因，神經生物學者與醫療學者皆致力於人類腦部功能與生理訊號之研究，並且發現人類神經元細胞之間的訊息傳遞得以解釋人類腦部發生病變之原因，因而必須透過硬體將訊號從生物體內處出與並且分析訊號。除了針對神經科學研究的應用，神經輔具亦透過對大腦損傷患者的腦部做訊號分析，得到患者所想要做的動作與指令，進一步控制機械手臂或是對電腦下達指令，以達成跟外界溝通的需求。 針對神經科學及神經輔具之研究應用，必須偵測大量神經元細胞之間的訊號傳遞，並且對傳遞訊號加以分析，如何同時達到降低消耗功率以及硬體面積並且符合可植入硬體的規格，便是硬體設計的關鍵所在。 神經元排序演算法步驟依序為濾波、神經元訊號偵測、內插對齊、特稱取出以及分類。在考慮每個步驟的運算特性與神經訊號在生物體上的異質性，本篇論文將硬體架構分為ASIC(Application Specific Integrated Circuit)與RISC(Reduced Instruction Set Computing)兩部分，其中濾波、內插對齊部分以ASIC方式實現；在神經元訊號偵測、特稱取出以及分類部分，在實際應用上會有多個演算法的需求，因此以RISC方式實現硬體。 從動物及人體實驗的結果顯示，神經元細胞每秒發出訊號頻率約為每秒20~30個，每個神經元訊號的持續時間約為1毫秒，因應如此特殊及鬆散的訊號發生頻率，本篇論文所提出的神經元排序微處理器以神經元發出的事件(event)為基礎，可支援到128通道並且每通道功率消耗為0.6微瓦，同時硬體所需面積為2.0x2.8mm2。