請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/17618
標題: | 利用MTCMOS技術實現低功率SOC系統晶片佈局最佳化 Layout Optimization Using MTCMOS Technique for Low-Power SOC Applications |
作者: | Chin-Huang Huang 黃金煌 |
指導教授: | 郭正邦 |
關鍵字: | 佈局最佳化, MTCMOS, |
出版年 : | 2013 |
學位: | 碩士 |
摘要: | 這篇論文主要是在利用MTCMOS技術透過EDA工具來對晶片Layout來做優化。第一章首先介紹近年來互補式金氧半的發展演進,第二章開始介紹MTCMOS技術與其應用,接下來是電子設計自動化技術在晶片積體電路設計中的應用,包含電路中的功率消耗分析和時序分析。第三章則是介紹使用MTCMOS的優化方法來對晶片做功率消耗分析,針對我們使用的兩種不同的MTCMOS演算法來做比較,最後在對優化過後的晶片做重新擺放來解決熱點叢聚的問題。第四章為結論和未來研究方向。 This thesis presents the method of using the MTCMOS technology to optimize the SOC chip considering layout via EDA tools. Chapter 1 presents the recent CMOS VLSI SOC design circuit trend. Then Chapter 2 describes MTCMOS technology and its applications. The application of electronic design automation in SOC circuits is presented, including the power consumption analysis and timing analysis. Chapter 3 presents the method of power consumption analysis of the low power SOC chip using MTCMOS technology. Two MTCMOS algorithms are presented for compared. At last a procedure of placement is performed on an SOC chip to solve the problem of clustering hotspots. Chapter 4 is the conclusion and future work. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/17618 |
全文授權: | 未授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-102-1.pdf 目前未授權公開取用 | 1.99 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。