一個採用合併子類比數位轉換器量化技術之十二位元每秒取樣十五億點管線式類比數位轉換器

Abstract

本論文提出一款無須校準的十二位元每秒取樣十五億點管線式類比數位轉換器，採用合併子類比數位轉換器量化技術。在傳統管線式類比數位轉換器架構的基礎上，所提出的技術延長了放大時間，從而放寬了內部級殘餘放大器的性能要求。 一個以 28 奈米 CMOS 技術製造的原型類比數位轉換器，在奈奎斯特輸入頻率下達到 70.52 分貝的無贅餘失真的動態範圍以及 58.03 分貝的訊號對雜訊失真比，並在 1 伏特供應電壓下消耗 18.5 毫瓦的功率。其 Schreier 和 Walden 效能指標分別達到 164.1 分貝以及 18.9 fJ/conversion-step。此外，我們開發了一個雙通道版本，將轉換速率提升至 3 GS/s。

This thesis presents a calibration-free 12-bit 1.5-GS/s pipelined analog-to-digital converter (ADC) employing a merged sub-ADC quantization (MSAQ) technique. Building upon the conventional pipelined ADC architecture, the proposed technique extends the amplification time, thereby relaxing the performance requirements of the inner-stage residue amplifier. A prototype ADC implemented in a 28-nm CMOS technology achieves an SFDR of 70.52 dB and an SNDR of 58.03 dB at a Nyquist input, while consuming 18.5 mW from a 1-V supply. It yields Schreier and Walden figures of merit (FoM) of 164.1 dB and 18.9 fJ/conv.-step, respectively. Additionally, we developed a two-channel version, boosting the conversion rate to 3 GS/s.