請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/96386| 標題: | 於現場可程式化邏輯閘陣列實作後量子密碼系統關鍵元件 On the FPGA Implementation of Polynomial Multiplications and Fast Modulo Reduction Operations in Post-Quantum Cryptosystems |
| 作者: | 彭柏源 Bo-Yuan Peng |
| 指導教授: | 陳和麟 Ho-Lin Chen |
| 關鍵字: | 現場可程式化邏輯閘陣列,多項式乘法,數論轉換,古德法,取模運算,迪傑比編碼, FPGA,Polynomial Multiplication,NTT,Good's Trick,Modulo Reduction,DJB Codec, |
| 出版年 : | 2025 |
| 學位: | 博士 |
| 摘要: | 後量子密碼學 (尤以格基密碼學為甚) 的計算過程經常需要快速的多項式乘法與取模運算,另外各種後量子密碼系統的向量值域範圍經常不是二的次方數,以致各種向量直接儲存傳遞時無法有效利用所有位元的消息含量。作者提出於現場可程式化邏輯閘陣列實作基於數論轉換的多項式乘法元件的暫存器傳輸級硬體之描述程式生成系統,可以自由生成基於全點型、古德三型或古德五型數論轉換的多項式乘法元件;應對各種不同模數與輸入位元數的高速取模運算元件的暫存器傳輸及硬體之描述程式生成系統;應對各種不同向量值域範圍的迪傑比編碼器,以達成各種相關運算的硬體加速。 On the Post-Quantum Cryptography, especially the Lattice-Based Cryptography, fast polynomial multiplications with fast modulo operations are necessary. Also, the range of the entries of various vectors in PQC is not necessarily the power of 2, which makes the bits saving data or being transported not information effective. The author proposed the RTL generators of polynomial multiplication with various configurations based on the implementation of the full-point NTT and/or the Good's Trick NTT (with factor 3 or 5); the RTL generators of fast arbitrary modulo operation with arbitrary input bits; the RTL implementation of DJB Codec with parameter generator, generating arbitrary configuration fitting the requirement. These designs provide the hardware acceleration of the above computation requirements for PQC. |
| URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/96386 |
| DOI: | 10.6342/NTU202500332 |
| 全文授權: | 同意授權(全球公開) |
| 電子全文公開日期: | 2025-02-14 |
| 顯示於系所單位: | 電機工程學系 |
文件中的檔案:
| 檔案 | 大小 | 格式 | |
|---|---|---|---|
| ntu-113-1.pdf | 1.63 MB | Adobe PDF | 檢視/開啟 |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。
