請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/9319
標題: | 局部分群演算法用以合成低功率預先計算型內容可定址記憶體上的低成本參數擷取器 Local Grouping Algorithm for Synthesizing Low-Cost Parameter Extractor of Low-Power Pre-computation-Based Content Addressable Memory |
作者: | Tsung-Sheng Lai 賴聰勝 |
指導教授: | 賴飛羆 |
關鍵字: | 內容可定址記憶體,預先計算,低功率,低成本,合成演算法, content addressable memory (CAM),pre-computation,low power,low cost,synthesis algorithm, |
出版年 : | 2009 |
學位: | 碩士 |
摘要: | 因為內容可定址記憶體的高速特性,使得它在許多需要高速的設備中扮演著重要的角色,但是它的耗電量也非常的高。在這篇論文中我們提出一個合成演算法用來合成低功率預先計算型內容可定址記憶體上的參數擷取器,使得資料能夠被均勻的映射到每個參數,而且硬體的成本也較少。此外我們也提出一個方法去減少當一些資料在區塊中大部分是相同時,對參數擷取器所帶來的影響。實驗結果顯示,當和Gate-Block Selection演算法比較時,我們的方法可以減少58.88%的功率消耗,也可以省下0.53%的CMOS電晶體數目。如果用我們提出的捨去及交錯法去改善Gate-Block Selection演算法時,我們的方法仍然可以減少13%的功率消耗。 Content addressable memory (CAM) plays an important role on the performance of some devices due to the high speed of CAM. But the power consumption of CAM is also high. In this work, we propose a synthesis algorithm to synthesize the parameter extractor for low-power pre-computation-base CAM (PB-CAM) such that the data can be mapped to parameters uniformly and the cost of the parameter extractor can also be lower. Moreover, we also propose a method to reduce the impact on mapping data to parameters when most data are identical in some data blocks. In the experimental results, the average reduction of the power consumption can achieve 58.88% and the number of CMOS transistors can save 0.53% when compared with Gate-Block Selection algorithm. If the Gate-Block Selection algorithm is also enhanced by our proposed discard and interlaced method (DAI method) then the power consumption can still be reduced by 13%. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/9319 |
全文授權: | 同意授權(全球公開) |
顯示於系所單位: | 資訊工程學系 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-98-1.pdf | 2.05 MB | Adobe PDF | 檢視/開啟 |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。