在現場可程式化邏輯閘陣列上實作有效率的流線型吾乃數論家別版

Abstract

隨著量子電腦的出現，現有的公鑰密碼演算法已不安全，因此美國國家標準暨技術研究院(NIST)開始徵集能抵抗量子電腦攻擊的後量子密碼演算法，其徵集的演算法分為公鑰加密(密鑰交換)和數位簽章，在第三輪的NIST後量子密碼學標準化進程中，NTRU Prime是其中一種公鑰加密的備選者。本篇論文在被NIST所接受的Xilinx Artix-7 FPGA上實作Streamlined NTRU Prime密碼系統。我們實現了一個脈動架構的多項式模反元素計算和Good’s trick 數論轉換多項式乘法，它們分別是密鑰生成和封裝/解封裝的核心功能。對於NIST安全級別3，密鑰生成的實作使用915個slices、10.5個BRAMs和8個DSPs；封裝/解封裝的實作使用 3270個slices，16.5個BRAMs和7個DSPs。密鑰生成的最高實現頻率為111MHz，而封裝/解封裝為77MHz，受雜湊函數所限。密鑰生成、封裝和解封裝分別需要8404μs、645μs和1523μs。據我們所知，這是首個在Xilinx Artix-7 FPGA上的硬體實作。為了與Streamlined NTRU Prime的其他最新實作進行比較，我們也在Xilinx Zynq Ultrascale+ FPGA上實作其核心功能。在幾乎相同的執行時間下，多項式模反元素計算的slice數量減少47%，而多項式乘法的slice數量減少20%且執行時間減少62%。