請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/77909
標題: | 考慮最小植入層面積之多重排高標準元件細部擺置 Mixed-Cell-Height Detailed Placement Considering Complex Minimum-Implant-Area Constraints |
作者: | Yen-Yi Wu 吳彥儀 |
指導教授: | 張耀文(Yao-Wen Chang) |
關鍵字: | 實體設計,電路擺置,漏電流,晶片效能,植入層面積, Physical Design,Placement,Leakage Power,Timing Optimization,Implant Area, |
出版年 : | 2017 |
學位: | 碩士 |
摘要: | 多重排高元件設計在諸如FinFET 等的先進技術中盛行,隨著製
程技術的縮小,複雜的最小植入面積限制在現代電路設計中產生了 新的挑戰,這也對多重排高標準元件擺置帶來了額外的困難。現有 的單排高度標準元件並考慮最小植入面積的細部擺置在多重排高設 計會有兩方面的不足:(1)傳統上,使用加入相同臨界電壓的填充 物解決違反最小植入面積的標準元件,此舉可能對整個晶片布局造 成龐大的面積和電線長度損失。以及(2)移動多重排高標準元件可 能會導致嚴重的違反行間最小植入面積限制。因此,在這篇論文 裡,我們提出了文獻上第一個考慮行內和行間的最小植入面積限制 的多重排高細部擺置問題。我們首先將違反最小植入面積且相同臨 界電壓的多重排高元件群聚來達成行內最小植入面積限制。接著我們重新擺置群聚內部的多重排高元件位置以獲得更好的單元群聚排 列。使用基於網絡流為基礎的方法,將剩餘違反行內最小植入面積 的多重排高元件置於預期的填充物插入位置,如此可以解決違反行 內最小植入面積的多重排高元件,同時減少填充物所帶來的面積負 荷。在進行多重排高群聚細部擺置後,我們最後透過最小移動距離 推移違反行間最小植入面積的多重排高群聚。與填充插入法和貪婪 群聚演算法相比,實驗結果顯示,我們提出的演算法在合理的運行 時間內以最小的線長和面積負荷來解決所有行內與行間的最小植入 面積限制違規。 Mixed-cell-height designs have prevailed in advanced technology such as FinFET-based circuits. Along with the device scaling, complex minimum implant area (MIA) constraints arise as an emerging challenge in modern circuit designs, which incur additional difficulties for mixed-cell-height placement. Existing MIA-aware detailed placement with single-row-height standard cells are insufficient for mixed-cell-height designs in two aspects: (1) filler insertion, typically used to resolve MIA violations, might incur unaffordable area and wirelength penalty, and (2) moving mixed-height cells could incur severe inter-row MIA violations. This thesis presents the first work to address the mixed-cell-height detailed placement problem considering both intra- and inter-row MIA constraints. We first fix intra-row violations by clustering violating mixed-height cells of the same VT. We then perturb each cluster to obtain a better cell permutation. With a network-flow-based formulation, remaining violating cells are placed in the intended-filler-insertion positions, fixing cell violations while reducing area overhead. After performing mixed-cell-height detailed placement, we finally fix inter-row violations by shifting violating cells in minimum displacement. Compared with the filler insertion method and the greedy cluster approach, experimental results demonstrate that our proposed algorithm resolves all MIA violations with least HPWL and area penalty in reasonable running time. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/77909 |
DOI: | 10.6342/NTU201702856 |
全文授權: | 有償授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-106-R04943098-1.pdf 目前未授權公開取用 | 13.14 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。