請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/6492
標題: | 揮發或非揮發?可轉換式相變化記憶體為基礎之記憶體系統 Volatile or Non-Volatile? A Morphable PCM-Based Memory System |
作者: | De-Yu Shen 沈德鈺 |
指導教授: | 楊佳玲 |
關鍵字: | 多層式儲存相變化記憶體,非揮發性,資料維持時間, MLC PCM,non-volatility,data retention time, |
出版年 : | 2012 |
學位: | 碩士 |
摘要: | 相變化記憶體(Phase-Change Memory) 為目前新興且廣泛引人注意
的記憶體。其具有位元組可编址性(byte-addressability) 、高存儲密度 與與非揮發性等特質,將能夠大大的改善目前對於記憶體階層架構的 設計。舉例而言,相變化記憶體之高存儲密度與位元組可编址性的特 性,可用於建造大型之記憶體系統,用滿足日趨成長之記憶體容量需 求。而相變化記憶體之非揮發性,則可使記憶體能夠如同磁碟一般存 取資料或檔案,用以彌補硬碟存取速度較慢的問題。 然而,目前主記憶體並不需要儲存非揮發之資料。當多層式儲存 (multi level cell, MLC) 相變化記憶體僅作為主記憶體使用時,其卻因 需要維持記憶體之非揮發性而付出昂貴之寫入代價。因此在本篇論文 中,我們提出了一種新的相變化記憶體系統的設計概念,相變化記憶 體可以同時支援兩種寫入模式以因應不同的使用方式:傳統之非揮發 之寫入模式可用於寫入需要長時間保存之資料與檔案;而快而揮發之 寫入模式則可適用於相變化記憶體做為主記憶體時,不需要儲存非揮 發資料的情況,藉以增進記憶體系統之效能。 揮發之記憶體單元需要定期的刷新以保持資料的正確性,而傳統的 相變化記憶體設計者認為此刷新動作將造成巨大的能量消耗,並可能 危及系統之效能。為驗證提出的設計概念,我們實做了以100 至1000 秒的刷新區間為主的主記憶體系統。分析結果顯示刷新動作所產生之 能量消耗可控制在一微小的範圍。實驗結果顯示我們所提出之快而揮 發之寫入模式能夠提供系統平均22%的效能改善。 Phase-change memory (PCM) is an emerging and appealing technology nowadays. PCM is byte-addressable, high-density, and non-volatile, so-called “universal” memory, which could revolute the memory hierarchy design. The high density and byte-addressability of PCM enable architects to build largescale memory systems; many works have demonstrated the benefits of supplementing DRAM with PCM in the main memory. To take advantage of its non-volatility, instantly turning on/off computers or maintaining data and files persistent in main memory without accessing disks are also proposed. The byte addressability and non-volatility of PCM blur the line between memory and storage, and call for a rethinking on architectural design. When PCM is used as part of the main memory, non-volatility is unnecessary. Relaxing non-volatility could significantly reduce the write latency of multi level cell(MLC) PCM. Therefore, in this paper, we advocate a new design concept for PCM-based memory system. That is, PCM cells can be written in two different modes, fast-yet-volatile writes for main-memory usage and conventional non-volatile writes for persistency purpose. Volatile memory cells require refreshing to ensure data are valid over time. Conventional wisdom of PCM-based design thinks PCM is power-hungry and refreshing incurs considerable power overhead. On the contrary, we demonstrate that a refresh interval of 1000 seconds leads to insignificant power overhead. Simulation results show that the proposed techniques can improve overall system performance by 22% on average. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/6492 |
全文授權: | 同意授權(全球公開) |
顯示於系所單位: | 資訊工程學系 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-101-1.pdf | 4.81 MB | Adobe PDF | 檢視/開啟 |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。