互補式金氧半場效電晶體K頻段增益提高低雜訊放大器與高速電子遷移率電晶體V頻段疊接組態平衡式功率放大器之研製

Abstract

隨著通訊技術和晶片研製技術的演進，無線傳輸、高速傳輸成為發展的趨勢，24 GHz頻段汽車防撞雷達系統具備成本低廉、可全天候使用的優點。另一方面，由於60 GHz頻段是用於無線個人區域網路(WPAN)的免授權頻段，具備安全、有效率之短距傳輸功能，因而成為發展的重心。 在本論文中，我們設計並實現了一個利用互補式金氧半場效電晶體設計之K頻段之增益提高低雜訊放大器與一個利用高速電子遷移率電晶體設計之V頻段之疊接組態平衡式功率放大器。此論文分成三個部分，第一部分介紹了低雜訊放大器的基本原理。 第二部分設計並實現K頻段之增益提高低雜訊放大器。在無線通訊接收前端電路中，低雜訊放大器將天線接收到的微弱訊號以最低的雜訊貢獻加以放大。此放大器是使用0.18-μm CMOS製程製作，使用薄膜微帶線(Thin-film microstrip lines, TFMS lines)與集總(Lumped)元件進行匹配。此電路的量測結果與模擬結果相差較大。在24 GHz，達到增益為13.8 dB、雜訊指數為6.0 dB，消耗11.9 mW功率，晶片面積為0.36平方毫米。由於量測與模擬有較大的差異，本論文將修正模擬錯誤的部分並予以重新設計。 第三部分設計並實現V頻段的平衡式疊接組態功率放大器，在無線通訊接收前端電路中，功率放大器將訊號以高功率傳送至天線，並將訊號發射出去。此放大器是使用0.15-μm GaAs pHEMT的製程製作，因為在V頻段製作疊接組態放大器會有很嚴重的振盪的問題，使用共面波導傳輸線取代一般的微帶線以進行匹配，可防止一些在使用微帶線製作時才會產生的寄生效應，並且改善佈局方法，再度減少寄生效應，使得電路更趨於穩定。在V頻段，達到最高之增益為10.8-dB、最高輸出功率為23.4 dBm，消耗1542 mW功率，晶片面積為4平方毫米。