請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/44229
標題: | 高效率IEEE802.16e編碼器設計與實作 An Efficient FPGA Implementation of IEEE 802.16e LDPC Encoder |
作者: | Chao-Yuan Yu 游超元 |
指導教授: | 顧孟愷(Mong-Kai Ku) |
關鍵字: | 低密度奇偶校驗碼,802.16e, LDPC,802.16e, |
出版年 : | 2009 |
學位: | 碩士 |
摘要: | 在這篇論文我們實做了一個IEEE 802.16e 編碼器在FPGA上,我們利用同位元預測與修正的方式來降低在編碼過程中的資料相依性。這個編碼器可以運用在802.16e標準裡的所有碼率和碼長。此篇論文架構能有效的降低硬體複雜度和硬體面積大小並動態的在碼率1/2, 2/3, 3/4, 5/6 和碼長 576 到 2304之間切換. 其結果顯示我們所提出的編碼器架構,無論在生產率和每面積單位生產率上,都勝過一般的的編碼器。 In this paper, a FPGA implementation of IEEE 802.16e LDPC encoder is presented. We employ parity bit prediction and correction to break up the data dependency within the encoding process. This encoder implementation can handle sixteen combinations of code rates and code lengths defined in IEEE 802.16e standards. Efficient hardware architecture reduces the complexity and area of encoder that can handle rate: 1/2, 2/3, 3/4, 5/6 and code length: 576 to 2304. Results show that the proposed architecture outperforms conventional works in terms of throughput and throughput/area ratio. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/44229 |
全文授權: | 有償授權 |
顯示於系所單位: | 資訊工程學系 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-98-1.pdf 目前未授權公開取用 | 2.27 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。