考慮功率分佈及擺放限制之平面規劃設計

Abstract

超大型積體電路(VLSI)的快速發展，目前已經進展到深次微米(deep sub-micron)的程度。在深次微米的設計中，由於供應電源電壓(supply voltage)的減低，要使電路能夠正常且有效率地運作，維持穩定且充足的電源供應(power supply)成為一個首要需要考慮的議題。在傳統的設計流程中，電源供應規劃一直到最後繞線(routing)的階段才受到考慮；在最後的階段才做規劃，容易導致可變動的空間少、可修改的彈性有限，某些問題也許無法被解決，必須退回前幾個階段重新做設計，浪費時間與人力。 另外，在平面規劃(floorplaning)階段，工程師常會為了某些特殊的需求，而將某些模組區塊擺放於特定的位置，例如：將有資料相關性的區塊擺放成一排或將某些區塊靠邊擺放；這些限制即為擺放限制(placement constraints)，其中包括了：隊列限制(alignment constraint)、毗鄰限制(abutment constraint)、預先放置(pre-place)、範圍限制(range constraint)、邊界限制(boundary constraint)、及叢集限制(clustering)等。我們採用以序列配對(sequence pair)的表示方法，來處理一般的Non-slicing平面規劃問題。 本文主要探討：以擺放限制為基礎，同時考慮電路區塊功率消耗分佈之平均性的平面規劃問題。將電路區塊所需消耗的功率均勻地擺放，以期能減少因為功率需求過於擁擠，而造成供給電源不足(insufficient power supply)或區域性過熱(local hot spot)等問題，影響電路正常的運作。