搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 2 筆結果,共 2 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2008 | 高頻CMOS鎖相迴路之設計與實現 Design and Implementation of High-frequency CMOS Phase-locked Loops | Sin-Jhih Li; 黎信志 | 電子工程學研究所 |
2022 | 一個採用基於電容放大技巧次取樣延遲鎖定迴路之低參考突波次取樣鎖相迴路設計 Design of a Low Reference Spur Sub-Sampling PLL Adopting a Capacitor-Multiplier-Based Sub-Sampling DLL | 謝懷元; Huai-Yuan Hsieh | 電子工程學研究所 |