搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 2 筆結果,共 2 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2019 | 具穩定鎖定鎖頻迴路之次取樣鎖相迴路設計 Design of a Sub-Sampling Phase-Locked Loop with a Robust-Locking Frequency-Locked Loop | Chia-Min Chen; 陳嘉旻 | 電子工程學研究所 |
2022 | 一個採用基於電容放大技巧次取樣延遲鎖定迴路之低參考突波次取樣鎖相迴路設計 Design of a Low Reference Spur Sub-Sampling PLL Adopting a Capacitor-Multiplier-Based Sub-Sampling DLL | 謝懷元; Huai-Yuan Hsieh | 電子工程學研究所 |
探索
系所
- 2 電子工程學研究所
學位
- 2 碩士
指導教授
- 1 liang-hung lu
- 1 呂良鴻
- 1 林宗賢
關鍵字
- 2 phase-locked loop
- 1 phase-locked loop,low phase noise
- 1 phase-locked loop,low phase noise...
- 1 phase-locked loop,low phase noise...
- 1 phase-locked loop,low-phase-noise
- 1 phase-locked loop,low-phase-noise...
- 1 phase-locked loop,low-phase-noise...
- 1 鎖相迴路,低相位雜訊,低參考突波
- 1 鎖相迴路,低相位雜訊,低參考突波,次取樣
- 1 鎖相迴路,低相位雜訊,次取樣
- 下一頁 >
全文
- 2 true