搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 2 筆結果,共 2 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2010 | 深次微米CMOS製程之時脈產生器的設計與實作 Design and Implementation of Clock Generators in Nanoscale CMOS Processes | Jung-Yu Chang; 張鎔諭 | 電子工程學研究所 |
2012 | 應用於多通道串接式通訊之鎖相迴路與可適性收發機 Phase-Locked Loop and Adaptive Transceiver for Multi-Channel Serial-Link Application | Shih-Yuan Kao; 高世源 | 電子工程學研究所 |
探索
系所
- 2 電子工程學研究所
關鍵字
- 2 phase-locked loop
- 1 phase-locked loop,adaptive transm...
- 1 phase-locked loop,adaptive transm...
- 1 phase-locked loop,adaptive transm...
- 1 phase-locked loop,adaptive transm...
- 1 phase-locked loop,delay-locked loop
- 1 phase-locked loop,delay-locked lo...
- 1 phase-locked loop,delay-locked lo...
- 1 鎖相迴路,可適性傳送機
- 1 鎖相迴路,可適性傳送機,可適性接收機
- 下一頁 >
全文
- 2 true