Skip navigation
DSpace
機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。
點此認識 DSpace
English
中文
瀏覽論文
校院系所
出版年
作者
標題
關鍵字
搜尋 TDR
授權 Q&A
幫助
我的頁面
接受 E-mail 通知
編輯個人資料
NTU Theses and Dissertations Repository
搜尋
搜尋:
整個系統
電機資訊學院
光電工程學研究所
生物資訊學國際研究生博士學位學程
生醫電子與資訊學研究所
資料科學學位學程
資訊工程學系
資訊網路與多媒體研究所
電信工程學研究所
電子工程學研究所
電機工程學系
for
目前的篩選器:
標題
系所
學位
作者
指導教授
系所
關鍵字
出版年
授權
Has File(s)
包含
等於
ID
不等於
不包含
非 ID
標題
系所
學位
作者
指導教授
系所
關鍵字
出版年
授權
Has File(s)
包含
等於
ID
不等於
不包含
非 ID
開始新的搜尋
新增篩選器:
使用篩選器讓結果更精確。
標題
系所
學位
作者
指導教授
系所
關鍵字
出版年
授權
Has File(s)
包含
等於
ID
不等於
不包含
非 ID
第 1 到 10 筆結果,共 24 筆。
上一個
1
2
3
下一個
符合的文件:
出版年
標題
作者
系所
2014
具次諧波相位自動對準技術之無除頻器次諧波注入頻率合成器
A Dividerless Subharmonically Injection Locked Frequency Synthesizer with Self Injected Signal Aligning
Pei-Chun Wu; 吳培鈞
電子工程學研究所
2016
應用於無線通訊之Ku頻帶電壓控制振盪器及X頻帶頻率合成器之設計與實現
Design and Implementation of Ku-band Voltage Control Oscillator and X-band frequency synthesizer for wireless communication
Tse-Yi Hsieh; 謝澤毅
電信工程學研究所
2011
以0.18-μm CMOS製程製作之30GHz鎖相迴路設計與實現
Design and Implementation of 30 GHz Phase-Locked Loop in a 0.18-μm CMOS Technology
Ciao-Ling Peng; 彭巧齡
電子工程學研究所
2019
具有次取樣內圈相位雜訊濾波器之鎖相迴路設計
The Design and Analysis of a Phase-Locked Loop with a Sub-Sampling Inner-Loop Phase Noise Filter
Hsiu-Hsien Ting; 丁修賢
電子工程學研究所
2019
具穩定鎖定鎖頻迴路之次取樣鎖相迴路設計
Design of a Sub-Sampling Phase-Locked Loop with a Robust-Locking Frequency-Locked Loop
Chia-Min Chen; 陳嘉旻
電子工程學研究所
2018
具有自適應注入鎖定技術之低電壓鎖相迴路
A Low Voltage Phased-Locked Loop with Adaptive Injection-Locked Technique
Tung-Hsien Tsai; 蔡東憲
生醫電子與資訊學研究所
2015
應用於小面積與背景校正供應電壓雜訊之鎖相迴路
Applications of Phase-Locked Loops with Area-Efficiency and Background Supply Noise Cancellation
Che-Wei Yeh; 葉哲維
電子工程學研究所
2011
快速鎖定與低雜訊之鎖相迴路設計
Design of Fast-Settling and Low-Noise Phase-Locked Loops
Wei-Hao Chiu; 邱威豪
電子工程學研究所
2017
背景校正供應電壓雜訊之數位鎖相迴路與注入鎖定時脈倍頻器
Digital Phase-Locked Loop With Background Supply Noise Calibration and Injection-Locked Clock Multiplier
Che-Wei Tien; 田哲瑋
電子工程學研究所
2011
可適性接收機與次諧波注入鎖相迴路分析與設計
Analysis and Design of Adaptive Receiver and Subharmonically Injection-Locked PLL
Yi-Chieh Huang; 黃逸傑
電子工程學研究所
探索
系所
18
電子工程學研究所
4
電信工程學研究所
1
生醫電子與資訊學研究所
1
電機工程學研究所
學位
20
碩士
4
博士
指導教授
3
劉深淵
3
劉深淵(shen-iuan liu)
3
陳中平(chung-ping chen)
3
黃天偉(tian-wei huang)
2
呂學士
2
李泰成(tai-cheng lee)
1
劉深淵 教授(shen-iuan liu)
1
劉深淵教授
1
吳安宇(an-yeu (andy)
1
曹恆偉
.
下一頁 >
作者
1
che-wei tien
1
che-wei yeh
1
chi-hao wei
1
chia-hui yu
1
chia-min chen
1
chia-tsun wu
1
chieh-wen lee
1
ciao-ling peng
1
guan-yu su
1
hsin-chuan chen
.
下一頁 >
關鍵字
14
phase-locked loop
6
pll
4
鎖相迴路,頻率合成器
3
phase-locked loop,frequency synth...
2
phase-locked loop,frequency synth...
2
phase-locked loops
1
phase locked loop
1
phase locked loop,phase noise
1
phase locked loop,phase noise,div...
1
phase locked loop,phase noise,div...
.
下一頁 >
出版年
5
2019
1
2018
1
2017
2
2016
1
2015
2
2014
1
2013
4
2012
4
2011
3
2010
.
下一頁 >
全文授權
12
未授權
11
有償授權
1
同意授權(全球公開)
全文
24
true