請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/15595
標題: | 快速鎖定之非同步取樣可適性等化器及一個雙二元收發器 Fast-Locking Adaptive Equalizers with Blind Sampling and A Duobinary Transceiver |
作者: | Ko-Wen Liao 廖可文 |
指導教授: | 劉深淵(Shen-Iuan Liu) |
關鍵字: | 等化器,快鎖,可適性,隨機取樣,雙二元,收發器, equalizer,fast-locking,adaptive,blind,sampling,duobinary,transceiver, |
出版年 : | 2013 |
學位: | 碩士 |
摘要: | 近十年來,人們對於各種有線傳輸技術的興趣日趨濃厚。有線傳輸的其中一項應用就是晶片與晶片間的傳輸。為了要能使製造成本降低,各個晶片的輸入輸出通道數目,這就造成每個輸入輸出通道的傳輸速度必須提高。傳輸速度的提高會使得資料在通道中傳輸時候到更大的衰減,一個可適性等化器可以用來補償這些衰減,並且可以針對不同的通道作自動調整。另一種減少通道衰減的方法是使用不同的訊號形式,某些訊號形式可以藉由受到較小的衰減的特性提升訊號的完整度。
本論文主要分為兩個部分,在第二章中提出了兩個非同步取樣之可適性等化器,並且分別實現了兩個可以快速收斂的演算法。第一個方法偵測波形的大小,補償完成後在波峰以及連續相同資料時的訊號大小應相同,這個電路使用40奈米CMOS製程作實現,操作速度為8 Gb/s,它可以補償16.4dB的衰減,補償完的錯誤率小於10-12,量測到的收斂時間分別是450ns,消耗的功率分別為85.5mW。而第二個方法是計算訊號轉換的次數,補償完成後累積特定次數的時間應是一個定值,這些電路同樣是使用40奈米CMOS製程作實現且操作速度為8 Gb/s,它也可以補償16.4dB的衰減,補償完的錯誤率小於10-12,量測到的收斂時間是2700ns消耗的功率為17.6mW。 在第三章中,提出了一個雙二元之可適性收發器。這個收發器包含了傳輸端與接收端的等化器以及一個補償調整電路。除此之外,也提出了一個可以適用於這種訊號形式的演算法。這個收發器是使用40奈米CMOS製程來做實現,而且可以操作在18 Gb/s,最大可以補償14.7dB 的衰減,補償完的錯誤率小於10-12,量測結果顯示傳輸端消耗的功率為65mW,接收端中等化器消耗了55mW,而補償調整電路消耗了85mW。 |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/15595 |
全文授權: | 未授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-102-1.pdf 目前未授權公開取用 | 3.76 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。