Skip navigation
DSpace
機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。
點此認識 DSpace
English
中文
瀏覽論文
校院系所
出版年
作者
標題
關鍵字
搜尋 TDR
授權 Q&A
幫助
我的頁面
接受 E-mail 通知
編輯個人資料
NTU Theses and Dissertations Repository
瀏覽 的方式: 作者 黃鐘揚(Chung-Yang Huang)
跳到:
0-9
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
或是輸入前幾個字:
排序方式:
標題
出版年
排序方式:
升冪排序
降冪排序
結果/頁面
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
作者/紀錄:
全部
1
5
10
15
20
25
30
35
40
45
50
顯示 1 到 20 筆資料,總共 25 筆
下一步 >
出版年
標題
作者
系所
2011
BNSyn:針對行為描述階層電路設計之高速合成工具
BNSyn: A Quick Behavioral-Level Synthesis Tool
Chang-Hong Hsu; 徐常紘
電機工程學研究所
2013
MeowSAT: 基於多理論積極整合技術之詞級可滿足性解法器
MeowSAT: A Word-Level Satisfiability Solver Based on Eager Integration of Theories
Yu-Yun Dai; 戴伃芸
電子工程學研究所
2017
以稀疏潛在概念層改善基於變分自編碼架構的神經網絡主題模型
Improving Variational Auto-Encoder Based Neural Topic Model with Sparse Latent Concept Layer
Sheng-Yao Shen; 沈聖堯
電機工程學研究所
2006
以設計分析與驗證為目的之暫存器轉移層快速合成法
Quick RTL Synthesis for Design Analysis and Verification
Chun-Fu Huang; 黃俊輔
電機工程學研究所
2006
低分支代價MIPS處理器之驗證
Verification of the Low Branch Penalty MIPS Microprocessor
Min-Kuan Hu; 胡敏寬
電子工程學研究所
2017
利用動態階層式遞歸編碼器解碼器架構生成繁體中文對話
Using Dynamic Hierarchical Recurrent Encoder-Decoder Architecture to Generate Traditional Chinese Dialogue
Chien-Fu Lin; 林建甫
電子工程學研究所
2011
利用可滿足性基礎的克萊格內插法增大栓鎖時脈之函數
Using SAT-based Craig Interpolation to Enlarge Clock Gating Functions
Ting-Hao Lin; 林庭豪
電機工程學研究所
2015
利用強健的全域與區域之無解空間辨識技術來提升限制性隨機樣本產生效能
Improving Constrained Random Pattern Generation by Powerful Global and Local Infeasible Solution Space Identification
En-Hsiang Lin; 林恩祥
電機工程學研究所
2012
利用必然性模型檢測技術所進行之循序電路功能修正
Functional Rectification on Sequential Circuits by Liveness Model Checking Techniques
Wei-Hsun Lin; 林暐勛
電子工程學研究所
2019
利用機器學習分析運算數據以預測布林可滿足性問題之演算效率
Predict the Performance of SAT Algorithm by Analyzing the Runtime Data with Machine Learning Techniques
Jia-Shiuan Chen; 陳家暄
電機工程學研究所
2014
在限制隨機驗證中的高速廣義分佈測試模式產生器
A High-Throughput and General-Distribution Pattern Generator for Constrained Random Verification
Bo-Han Wu; 吳柏翰
電子工程學研究所
2008
在電路上實現之布林函數解法器以及它在利用電路重新連線進行邏輯最佳化之應用
A Circuit-Based Boolean Solver and Its Application to Rewiring-Based Logic Optimization
Chi-An Wu; 吳濟安
電機工程學研究所
2009
基於SoC軟硬體共同設計與驗證之虛擬平台上的Linux作業系統支援實作
Linux OS Support on Virtual Platform for SoC HW/SW Co-Design and Verification
Yuan-Lung Li; 李沅龍
電機工程學研究所
2017
基於卷積神經網絡的硬體描述語言設計之探勘
Hardware Description Language Design Exploration by Convolutional Neural Network
Yi-Hong Lu; 盧毅鴻
電子工程學研究所
2015
暫存器轉換層級設計之除錯與驗證藉由設計知識之正規語意模型與推論
RTL Design Debugging and Verification by Formal Semantic Modeling and Inference of Design Knowledge
Chia-Hung Lin; 林佳鴻
電機工程學研究所
2012
正規輔助多重邊界案例與多重操作模式之時序分析與最佳化技術
Formal-Assisted Multi-Corner Multi-Mode Timing Analysis and Optimization Techniques
Shih-Heng Tsai; 蔡詩蘅
電子工程學研究所
2012
減少自動化設計除錯中誤認的錯誤根源
Error Candidate Reduction in Automated Design Debugging
Yu-Fan Yin; 尹煜帆
電子工程學研究所
2007
考慮多重輸入變換與最大電路延遲之測試訊號產生技術
Test Pattern Generation for Maximum Circuit Delay under Simultaneous Input Transition Model
Chen-Hao Lee; 李晨豪
電子工程學研究所
2009
考慮多重邊界與操作模式之靜態時序分析引擎
A Unified Multi-Corner Multi-Mode Static Timing Analysis Engine
Chin-Chia Nien; 粘敬佳
電機工程學研究所
2014
設計去管道化之抽象化技術
Abstraction Techniques for Design Depipelining
Mao-Kai Huang; 黃茂凱
電子工程學研究所