Skip navigation
DSpace
機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。
點此認識 DSpace
English
中文
瀏覽論文
校院系所
出版年
作者
標題
關鍵字
搜尋 TDR
授權 Q&A
幫助
我的頁面
接受 E-mail 通知
編輯個人資料
NTU Theses and Dissertations Repository
瀏覽 的方式: 作者 黃鐘揚
跳到:
0-9
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
或是輸入前幾個字:
排序方式:
標題
出版年
排序方式:
升冪排序
降冪排序
結果/頁面
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
作者/紀錄:
全部
1
5
10
15
20
25
30
35
40
45
50
顯示 1 到 20 筆資料,總共 23 筆
下一步 >
出版年
標題
作者
系所
2013
以平行雜序執行方式達成快速且精準之多核心系統晶片虛擬平台模擬方法
A Fast and Accurate MPSoC Virtual Platform Simulation Scheme by Parallel Out-of-Order Execution
Yu-Fu Yeh; 葉昱甫
電子工程學研究所
2009
以正規方法驗證模擬測試序列品質
Qualify Simulation Test Sequence with Formal Method
Ji-Han Liu; 劉季涵
電機工程學研究所
2010
使用資料相依性同步與排程演算法加速系統晶片虛擬平台之模擬
Speeding Up SoC Virtual Platform Simulation by Data-Dependency-Aware Synchronization and Scheduling
Kuen-Huei Lin; 林坤輝
電機工程學研究所
2023
利用Qsyn實作ZX-calculus對量子電路的動態優化
Dynamic Quantum Circuit Optimization by ZX-calculus using Qsyn
呂承樺; Cheng-Hua Lu
電機工程學系
2024
利用可滿足性問題證明核心生成的合格校正點進行工程改變命令補丁優化
ECO Patch Optimization by Rectification Point Qualification with SAT Proofs
許祐綾; Yu-Ling Hsu
電子工程學研究所
2009
利用延伸斐氏網路模型實現之SystemC設計死鎖狀態檢查技術
Deadlock Checking of SystemC Designs Using Extended Petri-Net Model
Siao-Jie Cai; 蔡曉傑
電機工程學研究所
2008
利用正規化解決緩衝器置入問題
Formal-Assisted Buffer Insertion
Kai-Chu Wu; 吳鎧竹
電機工程學研究所
2023
利用突變分析認證功能驗證環境以增強基於模擬的驗證流程
Enhancing Simulation-Based Verification Flow by Mutation-Analysis Driven Qualification of Functional Verification Environment
羅奧文; Arvind Singh Rathore
電子工程學研究所
2015
利用邏輯閘層級抽象化技術增進性質導向可達性技術
Improving Property Directed Reachability Using Gate-Level Abstraction
Kuan Fan; 范寬
電子工程學研究所
2013
利用非滿足性核心所建構之抽象化轉移關係進行無界模型檢驗
Constructing Abstract Transition Relation by UNSAT Core for Unbounded Model Checking
Chien-Yu Lai; 賴建宇
電子工程學研究所
2009
利用高階設計資訊以增進電路之安全性屬性檢定效能
Improving Safety Property Checking by High-Level Design Information
Jhen-Cheng Ye; 葉鎮丞
電子工程學研究所
2018
半正規的工程改變命令方法
Semi-Formal ECO Method
Chia-Lin Hsieh; 謝佳霖
電子工程學研究所
2007
在電路結構記錄餘因數分解的二元決策圖建構法
Construct Binary Decision Diagram by Cofactor on Circuit Structure by Cofactor on Circuit Structure
Tsung-Mao Lin; 林宗茂
電機工程學研究所
2013
基於FSM錯誤模型所開發之RTL Design除錯技術
RTL Design Debugging Techniques for FSM-based Error Models
Ling-Ya Ni; 倪鈴雅
電子工程學研究所
2012
基於內插法與滿足性之邏輯修正
Interpolation and SAT-Based Logic Rectification
Kai-Fu Tang; 湯凱富
電子工程學研究所
2014
基於協定抽象化技術來進行暫存器至事件轉移階層之建模方法
RTL-to-TL Model Generation Based on Protocol Abstraction Techniques
Chia-Hsun Cheng; 鄭嘉勳
電子工程學研究所
2023
序列特定目標識別和正規證明在系統層級設計中的錯誤路徑生成
Bug Trace Generation by Sequential Waypoint Identification and Formal Proof for System-Level Designs
林嘉豪; Jia-Hao Lin
電子工程學研究所
2020
抽取謂詞以改進性質導向可達性技術
Improving Property Directed Reachability by Predicate Extraction
Chun-Yi Chiang; 江俊毅
電子工程學研究所
2006
積體電路多時脈路徑之自動化查驗條件產生器
Automatic Multi-Cycle Path Assertion Property Generation in VLSI Designs
Shih-Kuei Wei; 魏士貴
電子工程學研究所
2007
系統晶片設計與驗證之虛擬平台建置
A Virtual Platform for System-on-Chip Design and Verification
Hsing-Chih Hung; 洪星智
電子工程學研究所