請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/19106
標題: | 小面積並具快速收斂相關性迴路之次諧波注入頻率合成器 An Area-Efficient Subharmonically Injection-Locked Fractional-N Frequency Synthesizer with a Fast-Converging Correlation Loop |
作者: | Yen-Hsiang Tseng 曾彥翔 |
指導教授: | 劉深淵 |
關鍵字: | 數位時間轉換器,相關性迴路,頻率合成器,小數型鎖相迴路,次諧波注入技術, time-to-digital converter(DTC),correlation loop,frequency synthesizer,fractional-N phase-locked loop,subharmonically injection-locked technique, |
出版年 : | 2016 |
學位: | 碩士 |
摘要: | 這篇論文提出一個小面積並具快速收斂相關性迴路之次諧波注入頻率合成器。相域的分析驗證了一個二階次諧波注入的鎖相迴路能夠穩定,即使迴路濾波器只使用一個小電容。因此,迴路濾波器的面積大量減少而能夠實現一個小面積的次諧波注入鎖相迴路。此外,藉由二元搜尋演算法,實現了一個快速收斂的相關性迴路,在背景校正數位時間轉換器的增益誤差。此演算法確保相關器輸出的初始值能夠接近其最終值,並且不受製程、電源、溫度變異的影響。此晶片以40奈米製程製造,其核心面積為0.0104平方公厘,相關性迴路的收斂時間在30微秒之內,使用1.1伏電源的功率消耗為3.19毫瓦。 In this thesis, an area-efficient subharmonically injection-locked fractional-N frequency synthesizer is proposed. The phase domain analysis confirms that a second-order subharmonically injection-locked phase-locked loop (SIPLL) can be stable even if the loop filter is composed of only a tiny capacitor. Thus, the area of the loop filter shrinks dramatically to realize an area-efficient SIPLL. Besides, a fast-converging correlation loop is used to calibrate the gain error of the digital-to-time converter in background by using a binary search algorithm. It ensures the initial output of the correlator close to the final one and is insensitive to process/supply/temperature variations. The chip is fabricated in a 40 nm process and occupies a core area of 0.0104 mm2. The converging time of the correlation loop is within 30μs. The power consumption is 3.19mW from a 1.1 V supply. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/19106 |
DOI: | 10.6342/NTU201602412 |
全文授權: | 未授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-105-1.pdf 目前未授權公開取用 | 6.44 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。