Skip navigation
DSpace
機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。
點此認識 DSpace
English
中文
瀏覽論文
校院系所
出版年
作者
標題
關鍵字
搜尋 TDR
授權 Q&A
幫助
我的頁面
接受 E-mail 通知
編輯個人資料
NTU Theses and Dissertations Repository
瀏覽 的方式: 作者 李泰成(Tai-Cheng Lee)
跳到:
0-9
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
或是輸入前幾個字:
排序方式:
標題
出版年
排序方式:
升冪排序
降冪排序
結果/頁面
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
作者/紀錄:
全部
1
5
10
15
20
25
30
35
40
45
50
顯示 22 到 41 筆資料,總共 51 筆
< 上一頁
下一步 >
出版年
標題
作者
系所
2016
應用在 100Gb/s 乙太網路之1/2.5速率比資料與時脈回復電路
A 1/2.5-Rate Clock and Data Recovery Circuit for 100Gb/s Ethernet in 40 nm Technology
Chia-Kai Cheng; 鄭家凱
電子工程學研究所
2005
應用小數頻率合成器於GMSK調變
A GMSK Modulator by Using a Fractional-N Frequency Synthesizer
Ming-Home Tasi; 蔡明宏
電子工程學研究所
2009
應用放大器共享技巧並輔以分割背景數位校正之十位元五千萬赫茲管線式類比數位轉換器
A 10-bit 50-MS/s Pipelined A/D Converter with Split Background Digital Calibration and Opamp-Sharing Technique
Li-Han Hung; 洪立翰
電子工程學研究所
2011
應用放大器共享技巧之可重置式十位元兩億赫茲管線式類比數位轉換器
A 10-bit 200-MS/s Reconfigurable Pipelined A/D Converter with Opamp-Sharing Technique
Chia-Chi Ho; 何家齊
電子工程學研究所
2005
應用於光纖通訊之時脈資料回復電路
Clock and Data Recovery Circuit for Optic Fiber Communication
Sheng-Huang Tsao; 曹盛煌
電子工程學研究所
2005
應用於寬頻序列分工多重擷取系統直接降頻接收機的直流電壓偏差消除技巧
An Offset Cancellatino Technique for WCDMA Direct-Conversion Receivers
Chih-Pin Sun; 孫致彬
電子工程學研究所
2011
應用於展頻之全數位式鎖相迴路
An All Digital PLL for Spread Spectrum Clock Generator
Cheng-Dow Su; 蘇承道
電子工程學研究所
2006
應用於感知無線電系統四個頻道多相位濾波器
A 4-Channel Poly-Phase Filter for Cognitive Radio Systems
Guan-Jun Chen; 陳冠鈞
電子工程學研究所
2016
消除數位式多相位延遲鎖定迴路突波的方法
A Spur Cancellation Technique for Digital Multiplying Delay-Locked Loops
Yu-Hong Yang; 楊育泓
電子工程學研究所
2022
消除遠端串音干擾之發射器電路和設計自動化
A Far-End Crosstalk Cancellation Voltage-Mode Transmitter and Design Automation
Chen-Jui Yeh; 葉宸瑞
電子工程學研究所
2021
無需參考時脈之線性次包率時脈與資料回復電路
A Reference-Less Linear Sub-Baud-Rate Clock and Data Recovery Circuit
Mou Tzou; 鄒墨
電子工程學研究所
2009
用於類比數位轉換器抖動誤差消除之時間數位轉換器
A Time-to-Digital Converter for ADC Jitter Error Cancellation
Chin-Yu Lin; 林晉宇
電子工程學研究所
2016
結合高度數位化延遲迴路補償及動態元件匹配技術之30/50-MHz頻寬連續時間三角積分調變器
A 30/50-MHz Bandwidth Continuous-Time Delta-Sigma Modulator Incorporating Highly-Digital ELD Compensation with DEM Technique
Pang-Yen Chin; 金邦諺
電子工程學研究所
2011
自我振盪式展頻時脈產生器的設計與分析
The Design and Analysis of a Self-Oscillating Spread Spectrum Clock Generator
Chien-Heng Wong; 翁健恆
電機工程學研究所
2014
輔以動態元件匹配技巧之十位元連續漸進式類比數位轉換器
A 10-bit Successive-Approximation A/D Converter with Dynamic Element Matching Technique
Po-Huang Huang; 黃博煌
電子工程學研究所
2005
輔以數位背景校正之開迴路殘值增益十位元三億赫茲導管式類比數位轉換器
A 10-bit 300-Msample/s Pipelined Analog-to-Digital Converter with Open-loop Residue Amplification an Digital Background Calibration
Wei-Der Wang; 王維德
電子工程學研究所
2014
連續時間增量型三角積分調變器
Continuous-Time Incremental Delta Sigma Data Converter
Ting-Yang Wang; 王鼎洋
電子工程學研究所
2018
連續時間增量型三角積分調變器
Continuous-Time Incremental Delta Sigma Data Converter
Yu-Lun Hsieh; 謝雨倫
電子工程學研究所
2014
運用數位演算法的10Gb/s可適應等化器
A 10Gb/s Equalizer with a Digital Adaptive Algorithm
Jui-Cheng Hsiao; 蕭瑞成
電子工程學研究所
2017
適用於LC振盪器之倍數延遲鎖定迴路架構的分數型頻率合成器
A Fractional-N Frequency Synthesizer with an LC-VCO-based Multiplying Delay-Locked Loop Architecture
Dai-En Jhou; 周代恩
電子工程學研究所