請用此 Handle URI 來引用此文件：
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/84102| 標題: | 應用於USB3之資料時脈回復電路 A Clock and Data Recovery Circuit applied for USB3 |
| 作者: | 吳昇翰 Sheng-Han Wu |
| 指導教授: | 李致毅 Jri Lee |
| 關鍵字: | 資料時脈回復電路,延遲校正電路,10Gb/s,5Gb/s, clock data recovery circuit,delay calibration,10Gb/s,5Gb/s, |
| 出版年 : | 2022 |
| 學位: | 碩士 |
| 摘要: | 本論文以55奈米互補式金屬氧化半導體製程實現具有符合USB3速率10Gb/s、5Gb/s 並支援 Display port 速率 8.1Gb/s、5.4Gb/s、2.7Gb/s、1.62Gb/s 之資料時脈回復電路。電路包含連續時間線性均衡器、可調增益放大器、相位偵測器、頻率偵測器、鎖定偵測器、自適應延遲校正電路、電壓控制震盪器、頻率選擇電路、帶隙參考電壓電路、1 對32 解碼器組成一資料時脈回復電路。量測上在 10Gb/s、5.4Gb/s、5Gb/s、2.7Gb/s 速率下位元錯誤偵測器驗證皆為真，功率消耗為 516mW，8.1Gb/s 與 1.62Gb/s 因為電壓控制震盪器頻率飄移無法驗證。 This thesis presents a clock data recovery circuit that supports USB3 and Display port data rate 10Gb/s, 5Gb/s, 8.1Gb/s, 5.4Gb/s, 2.7Gb/s, 1.62Gb/s. The circuit includes continuous-time linear equalization (CTLE), variable gain amplifier (VGA), phase detector, frequency detector, lock detector, delay calibration, voltage-controlled oscillator (VCO), and VCO frequency band selector, bandgap reference, and 1-to-32 demultiplexer (DEMUX). In the measurement, bit error rate test at 10Gb/s, 5.4Gb/s, 5Gb/s, 2.7Gb/s is error-free. Bit error rate test at 8.1Gb/s and 1.62Gb/s failed because the VCO frequency is not covered 8.1GHz. |
| URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/84102 |
| DOI: | 10.6342/NTU202201510 |
| 全文授權: | 同意授權(限校園內公開) |
| 電子全文公開日期: | 2022-07-26 |
| 顯示於系所單位： | 電子工程學研究所 |
文件中的檔案：
| 檔案 | 大小 | 格式 | |
|---|---|---|---|
| ntu-110-2.pdf 授權僅限NTU校內IP使用（校園外請利用VPN校外連線服務） | 4.01 MB | Adobe PDF | 檢視/開啟 |
系統中的文件，除了特別指名其著作權條款之外，均受到著作權保護，並且保留所有的權利。