請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/77932
標題: | 應用於物聯網和第五代行動通訊之低功耗低雜訊放大器和接收器與發射器之設計與研究 Design and Analysis of Low Power LNA and Receiver and Transmitter for IoT and 5G Applications |
作者: | Shao-Cheng Hsiao 蕭劭丞 |
指導教授: | 黃天偉 |
關鍵字: | 低雜訊放大器,混頻器,輻射狀功率放大器, Low-noise amplifier (LNA),passive ring mixer,3D radial transmitter, |
出版年 : | 2017 |
學位: | 碩士 |
摘要: | 因應物聯網和第五代行動通訊的來臨,未來對於無線通訊相關晶片的需求量將會越來越大,然而,應用於物聯網和第五代行動通訊的晶片將面臨功率消耗、成本和大小等三大問題。本篇論文,克服了CMOS製程上的限制,設計與分析了一系列低功率消耗的接收端電路架構以及超小面積的3D架構之發射器。
在第二章中,一個19 GHz、低直流功率消耗之低雜訊放大器被提出且適用於衛星的通訊應用。使用台積電CMOS的180nm製作,藉由使用雜訊消去、基極偏壓等技術,使得此低雜訊放大器於19 GHz有20.6 dB的小訊號增益、3.8 GHz的3 dB頻寬,還能具有相當小的低雜訊指數與偏壓電流,所需要的功率消耗只有10.7 mW。 在第三章中,一個60 GHz低直流功率消耗之接收器被提出。使用台積電CMOS的65nm製作,並且應用上各種降低功率消耗的技巧。如同第二章所述,我們一樣使用基極偏壓的技術再搭配共源極放大器搭配變壓器和電容所產生正回授的架構,使小訊號增益有效提升和具有很低的功率消耗。在混頻器的部分,我選用被動式的環形混頻器,其最大的優點就是其直流功耗為零。由於放大器的匹配電路部分皆由變壓器所組成,故面積也相當的小,在這樣的設計下,此低功耗接收器只需要0.7 mW。 在第四章中,一個38 GHz輻射狀之功率放大器搭配被動式環形混頻器的超小面積三維結構之發射器被提出,並且使用台積電CMOS的65nm製作。承襲第三章所介紹,這顆晶片一樣有採用被動式環形混頻器,主要是由於其小面積且線性度好的優點。功率放大器的部分則是使用輻射狀的架構,此種架構可以達到良好的電路布局對稱性並且縮小所需晶片面積,擁有很好的單位輸出功率密度,最後我們只需要0.46 mm2的面積並且達到10.6 dBm的功率輸出。 論文的第一章和第五章則分別是論文的動機介紹和本碩士論文完成的工作之結論。 With the coming of the Internet of Thing (IoT), the significant growth of IoT has fueled the demand of indoor wireless communication. However, RFICs apply to IoT will face three big issues, power consumption, cost and size. To overcome the constraint of process limitation, CMOS LNA and Receiver circuits with some low power techniques and a super small size 3D architecture transmitter are proposed in this thesis. In chapter 2, a multi-cascode configuration low power 19-GHz LNA with noise reduction topology and forward-body-bias technique is demonstrated using 0.18-μm CMOS technology. Based on these approaches, the 19-GHz LNA can operate at low power consumption with 10.7 mW and present a gain of 20.6 dB and a noise figure of 4.7 dB at 19 GHz. In chapter 3, an ultra-low-power V-band receiver is presented by using 65 nm CMOS technology. Transformer-based positive-feedback technique and forward-body-bias technique is used to improve performance under ultra-low-power operation. The passive ring mixer is adopted for zero-dc power consumption. This V-band receiver demonstrates a 5.5 dB conversion gain at IF frequency of 100 MHz with LO power of only 1 dBm while consuming only 0.7 mW. In chapter 4, an ultra-small 3D radial architecture 38 GHz transmitter using 65nm technology is proposed. This transmitter is composed of passive ring mixer and radial architecture power amplifier. The proposed architecture can achieve excellent power area density. The total area of transmitter is only 0.46 mm2 with Psat of 10.6 dBm. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/77932 |
DOI: | 10.6342/NTU201702657 |
全文授權: | 有償授權 |
顯示於系所單位: | 電信工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-106-R04942008-1.pdf 目前未授權公開取用 | 11.29 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。