應於於生理訊號壓縮感知重建之可程式化處理器

Abstract

壓縮感知是一種結合隨機取樣與最佳化重建的取樣技術，可應用於無線人體感測器網路，減少傳輸資料量與所需之能量消耗。本論文提出了一個基於交替方向乘子法之可程式化處理器，可使用於經壓縮感知生理訊號之重建。本論文提出的處理器架構具有彈性，能夠支援不同訊號長度:128, 256, 384, 512。生理訊號的資料特性被運用於先處理階段以減少整體的硬體複雜度。相較於未使用折疊的架構，16倍的硬體架構摺疊可以減少64%的面積-功率乘積。交錯器被設計用來處理乘加器與處理器單元陣列之間的資料流動，可以避免系統停滯，減少整體延遲12%。b-緩衝器被客製化用來支援平行存取，可以減少4倍的資料存取延遲。此外，相較於使用D-正反器的實現，減少25%的功率消耗且面積僅為其25%。因為提出的處理器具有高吞吐量以及低功率消耗，能夠支援從多通道生理電訊號之重建。為了評估提出硬體架構的表現，我們以40nm 的製程實現處理器。晶片整合了3.69M 個邏輯閘，核心面積為3.23mm2。本論文所提出的硬體架構用於重建心電、腦電以及肌電訊號時具有每秒573-2,901KS/s 的吞吐率，並可支援高達1024通道之神經感測壓縮感知訊號重建。在時脈為87MHz，供電為0.6V 時，最高消耗功率為12.6mW。在滿足精確度的要求下(重建訊噪比大於15dB)，相較於文獻發表之最佳設計，本晶片達到1.5 到14 倍的較高吞吐率，僅需 3.2 到11 倍較低的能量消耗。