請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/71098
標題: | 有效路徑分析之於高品質電路設計 Functional Path Analysis for High Quality Designs |
作者: | Li-Jie Chen 陳立杰 |
指導教授: | 郭斯彥(Sy-Yen Kuo) |
關鍵字: | 暫存器轉移層次之假路徑,路徑控制能力,全速測試,覆蓋率導向測試向量生成,未知值分析, RTL False Path,Path Controllability,At-Speed Test,CDTG,X-Analysis, |
出版年 : | 2018 |
學位: | 碩士 |
摘要: | 正確的決定電路中兩個變數之間功能上的關係在許多電路設計的流程都很重要,例如:邏輯合成、設計驗證和測試向量生成。現今有個重要的問題是兩個結構上相連的變數是否會形成一條真的有效路徑,給定一個變數和他所有的有效扇進變數,另外一個問題是一個扇進變數是否有控制能力可以影響其他扇進變數之有效路徑,如果有的話,哪些值能夠允許或者阻擋其他路徑 — 這些值可以幫助改善電路之可驗證性和可測試性。在本論文中我們分析了許多刪除假路徑之演算法並提出一個高效率近似演算法來解決這些問題,我們也制定了路徑控制能力的問題並提出許多演算法來解決該問題,我們提出的有效路徑分析演算法可以改善邏輯合成、驗證和測試向量產生的效能以產生更高品質之電路。 Correctly determining functional relationship between design variables is important in many circuit design steps such as logic synthesis, design verification and test pattern generation. To this end, one important question is whether two structurally related variables form a real functional path or not. Then given a variable and its functional fanin variables, another important question is whether one fanin variable has the controllability to affect the functional paths for other fanin variables. And if it does, which values enable or block other paths — these values can help improve design verifiability and testability. In this work we answer these questions by performing empirical analysis on false path elimination algorithms and provide an efficient approximate algorithm. We then formulate the path controllability problem and propose several algorithms to solve it. Our proposed functional path analysis methods can improve synthesis, verification and test generation effectiveness to produce higher quality designs. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/71098 |
DOI: | 10.6342/NTU201801776 |
全文授權: | 有償授權 |
顯示於系所單位: | 電機工程學系 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-107-1.pdf 目前未授權公開取用 | 380.07 kB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。