請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/55479
標題: | 連續時間增量型三角積分調變器 Continuous-Time Incremental Delta Sigma Data Converter |
作者: | Ting-Yang Wang 王鼎洋 |
指導教授: | 李泰成(Tai-Cheng Lee) |
關鍵字: | 增量型三角積分調變器,離散時間,連續時間, incremental sigma-delta data converter,discrete-time,continuous-time, |
出版年 : | 2014 |
學位: | 碩士 |
摘要: | 增量型三角積分調變器有許多應用,如直流測量,線腳測量,生物醫學應用測量,感測器陣列測量,或適用於任何多通道測量應用。大多數增量型三角積分調變器是由離散時間結構來實現。但在三角積分調變器中有另一種結構為連續時間結構,其耗能比離散時間結構要少得多。原因為連續時間結構不像離散時間結構要需要很大的運算放大器建立時間。本文使用的連續時間結構,使調變器速度更快,功耗更低。本文提出三階三位元,過採樣率為64的連續時間增量型三角積分調變器,使用台積電1P6M T18製成。本晶片操作於一百兆赫茲取樣頻率,並於七百三十七千赫茲的有效頻寬下得到73.82 dB的訊號雜訊失真比。在3.3伏特的電源供應下總共消耗6.6毫安培,晶片的核心面積小於0.25平方毫米。 Incremental sigma-delta data converter (IDC) has many useful applications such as DC measurement, linear feet measurement, biomedical application, sensor array application, and is suitable for any multi-channel applications. Most of the IDC today is made by discrete-time (DT) structure. But continuous-time (CT) structure consumes much less power than DT one, since continuous ramping instead of discrete settling behavior is involved in CT loop-filters. This thesis use CT structure to make the modulator faster and consume less power. A third order 3-bit CT-IDC with OSR=64 fabricated in TSMC T18 1P6M technology is proposed in the thesis. The modulator is operated at 100MHz sampling clock. It achieves peak SNDR of 73.82dB within 737 kHz bandwidth. This chip dissipates 6.6 mA from a 3.3V supply. The core area of this modulator occupies smaller than 0.25mm2. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/55479 |
全文授權: | 有償授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-103-1.pdf 目前未授權公開取用 | 6.11 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。