請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/43268
標題: | 使用0.5V多重臨界電壓技術單相位時序(TSPC)動態邏輯電路於乘法器設計 0.5V MTCMOS Technique TSPC Dynamic Logic Circuit using for a Multiplier Design |
作者: | Chun-Yuan Chien 錢群元 |
指導教授: | 郭正邦 |
關鍵字: | 乘法器,全加器,管線化,單相位時序,動態電路, TSPC,pipeline,BP-DTMOS,Multiplier,Full Adder, |
出版年 : | 2009 |
學位: | 碩士 |
摘要: | 本篇論文研究主要是探討動態電路使用BP-DTMOS/MTCMOS技術於全加器以及乘法器在功率消耗與速度的最佳化。 首先敘述CMOS技術的發展趨勢以及超大型積體電路低電壓操作的需求,並且介紹BP-DTMOS技術。第二章描述低電壓下使用BP-DTMOS/MTCMOS具有閂鎖(TSPC)以及沒有閂鎖(NORA)動態電路的操作原理,除此之外使用BP-DTMOS/MTCMOS技術的全加器電路也被敘述。第三章敘述一個動態邏輯電路以及BP-DTMOS/MTCMOS技術的(pipeline)TSPC乘法器電路。第四章則是結論與未來研究方向。 This thesis reports BP-DTMOS/MTCMOS technology used in the full adder and the multiplier for optimization of power consumption and speed performance. First, evolution trends of CMOS technique and the low voltage operation requirement of VLSI circuit are described. Then BP-DTMOS technology is introduced. Chapter 2 describes the principle of low voltage dynamic logic circuit with and without latch using BP-DTMOS/MTCMOS technology. In addition, a full adder circuit using BP-DTMOS/MTCMOS technology is described. In Chapter 3, a dynamic logic circuit and DTMOS/MTCMOS technology pipelined multiplier using the 0.5V true single-phase clock (TSPC) is described. Chapter 4 is the conclusion and future work of this research. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/43268 |
全文授權: | 有償授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-98-1.pdf 目前未授權公開取用 | 4.18 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。