請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/39481
標題: | 實現0.8V基體互補式金氧半動態臨限電壓技術設計低功率系統晶片應用 Chip Realization of 0.8V Bulk CMOS DTMOS Technique for Optimization of Low-Power System Applications |
作者: | Cheng-Jiun Dai 戴承雋 |
指導教授: | 郭正邦 |
關鍵字: | 電子設計自動化,金氧半動態臨限電壓技術, Electronic Design Automation,DTMOS, |
出版年 : | 2011 |
學位: | 碩士 |
摘要: | 這篇論文敘述實現0.8V基體互補式金氧半動態臨限電壓技術設計低功率系統晶片應用。首先在第一章中先介紹半導體元件以及積體電路在SOC上的低電壓低功率消耗的趨勢。接著在第二章中介紹使用多重臨限電壓和動態臨限電壓技術的基體互補式金氧半動態臨限電壓元件,接下來使用電子設計自動化軟體,讓基體互補式金氧半動態臨限電壓元件設計系統單晶片。第三章藉由16位元的乘法器介紹使用基體互補式金氧半動態臨限電壓元件設計系統單晶片的後段設計中測試和分析,以及相關驗證程序。 The thesis describes the CHIP realization of 0.8v bulk CMOS DTMOS technique for optimization of low power system application. First, introduction on the low power, low voltage trends on CMOS SOC is described in chapter 1. Then a bulk PMOS DTMOS technique using MTCMOS and DTMOS technology is presented in chapter 2. Then the approach of chip realization in terms of integration of EDA tools for implementation an SOC chip using the bulk PMOS DTMOS technique is described. In chapter 3, detailed analysis of a test chip a 0.8v 16bit multiplier using the bulk PMOS DTMOS technique via the developed chip implementation technique using integrated EDA tools is described. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/39481 |
全文授權: | 有償授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-100-1.pdf 目前未授權公開取用 | 2.92 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。