請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/31972
標題: | 適用於40~48GHz超寬頻系統之18.5GHz全差動式鎖相迴路 A 18.5GHz Fully Differential Phase Lock Loop for 40~48GHz UWB System |
作者: | Tz-Cheng Yang 楊子承 |
指導教授: | 盧信嘉 |
關鍵字: | 差動,鎖相迴路,超寬頻,相位雜訊, PLL,UWB,differential,phase noise,jitter, |
出版年 : | 2006 |
學位: | 碩士 |
摘要: | 隨著無限通訊系統的快速發展,對於具有高精確度鎖相迴路的需求也
隨著顯著增加。不僅如此,在鎖相迴路中的輸出相位雜訊對本地震盪器而 言是一個非常重要的性能指標,因為相位雜訊的好壞會影響到整體接收訊 號的品質。相位雜訊差,將會干擾到鄰近通道的訊號產生嚴重的收發問題。 本篇論文的目標即在實現一個適用於40~48 GHz超寬頻系統的低相位 雜訊18.5 GHz鎖相迴路。除了一個常見的高速架構外,我們也會提出一個 使用全差動頻率相位偵測器的改良型鎖相迴路,並且將會探討兩者間的性 能差異。 With the rapid growing of the wireless communication system, the demands of high precision phase-locked loops (PLLs) increase significantly. Besides, output phase noise of PLLs is very important for local oscillator. It is because that the quality of phase noise would influence bith transmitting and receiving chain seriously. This thesis will aim to implement an 18.5 GHz PLL with improved phase noise for 40~48 GHz UWB system. We will propose two architectures which are a common high speed phase-locked loop and an improved fully differential phase-locked loop. The performance of both architectures will be compared. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/31972 |
全文授權: | 有償授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-95-1.pdf 目前未授權公開取用 | 10.17 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。