請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/21077
標題: | 無需參考時脈之線性次包率時脈與資料回復電路 A Reference-Less Linear Sub-Baud-Rate Clock and Data Recovery Circuit |
作者: | Mou Tzou 鄒墨 |
指導教授: | 李泰成(Tai-Cheng Lee) |
關鍵字: | 時脈與資料回復電路,CDR,次包率,RX,接收器, Clock and data recovery,CDR,Sub-Baud-Rate,RX,Receiver, |
出版年 : | 2021 |
學位: | 碩士 |
摘要: | 本論文提出一個操作在6Gb/s到11Gb/s之無須參考時脈的線性次包率資料時脈回復電路,次包率之架構將可降低功率消耗,並因為利用混合訊號的操作方式,此電路將不需要依靠任何參考電壓來鎖定,另外此電路也包含頻率偵測之功能。此電路在資料速率為10Gb/s且通道耗損達到-8.6dB時功率消耗為8.66mW。 A 6Gb/s to 11Gb/s reference-less linear sub-baud-rate CDR is proposed to achieve low-power operation by employing a mixed-signal detection to obviate the need of the reference voltage. Furthermore, frequency acquisition can be merged into the same phase detector to aid the locking range. It can operate at the channel loss up to -8.6dB at Nyquist frequency with 8.66 mW power consumption, corresponding to the energy efficiency 0.86 pJ/bit at 10Gb/s. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/21077 |
DOI: | 10.6342/NTU202100321 |
全文授權: | 未授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
U0001-0102202113415200.pdf 目前未授權公開取用 | 9 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。