Skip navigation

DSpace

機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。

點此認識 DSpace
DSpace logo
English
中文
  • 瀏覽論文
    • 校院系所
    • 出版年
    • 作者
    • 標題
    • 關鍵字
    • 指導教授
  • 搜尋 TDR
  • 授權 Q&A
    • 我的頁面
    • 接受 E-mail 通知
    • 編輯個人資料
  1. NTU Theses and Dissertations Repository
  2. 工學院
  3. 材料科學與工程學系
請用此 Handle URI 來引用此文件: http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/86680
完整後設資料紀錄
DC 欄位值語言
dc.contributor.advisor莊東漢(Tung-Han Chuang)
dc.contributor.authorPo-Ching Wuen
dc.contributor.author吳柏慶zh_TW
dc.date.accessioned2023-03-20T00:10:52Z-
dc.date.copyright2022-08-10
dc.date.issued2022
dc.date.submitted2022-08-03
dc.identifier.urihttp://tdr.lib.ntu.edu.tw/jspui/handle/123456789/86680-
dc.description.abstract功率半導體產業因應高功率應用及高可靠度需求,發展出特殊元件結構及製程,並隨著第三類寬能隙半導體之採用,進一步提升可靠度的門檻與製程的挑戰,晶圓背面金屬化製程(Backside Metallization)即為因應此趨勢發展而來,作為中段製程,晶圓背面金屬層品質優劣牽一髮而動全身,是影響功率半導體元件及模組可靠度的關鍵因素。 本博士論文與樂鑫材料科技公司(Ag materials technology co., Ltd)合作,以傳統Ti/Ni/Ag為基礎,開發新型晶背金屬層,並透過材料科學製程-微結構-性質間關係,優化製程與提高可靠度。藉由晶圓前處理、鍍膜環境、製程溫度、材料預融時間和電子束掃描頻率等控制及優化,製備出具良好結構、電性、附著性與熱穩定性的晶背金屬層,研究同時指出Ti/Ni/Sn/Ag與400 ℃高溫下之Ti/Ni/Cu/Ag會出現潛在風險,由此篩選出具產業應用性晶背金屬層,並建立最佳製備方法。 功率模組固晶製程(Die Attach)接續前道晶圓背面金屬化製程,正面臨接合材料轉型的挑戰。因此本博士論文亦研究具高度擴散速率之(111)奈米孿晶銀薄膜(Ag nanotwinned thin films),開發製備方法、優化結構並探討孿晶生成機制,最終應用於功率模組固晶直接接合(Direct Bonding)。 利用習知濺鍍法製備銀奈米孿晶,鈦層除提升銀膜附著性,Ti (002)亦有助Ag (111)沉積並降低過渡層(transition layer)厚度;負基板偏壓的施加,大幅提升銀奈米孿晶膜(111)擇優取向、降低過渡層厚度且促進奈米孿晶生成,使其更具應用性。搭配離子輔助沉積系統,本論文進一步使用蒸鍍方法,製備出過去以濺鍍或電鍍法才可製備出之(111)奈米孿晶結構,並透過離子槍電壓及電流優化結構品質。本論文指出負基板偏壓或離子槍之離子轟擊引入足夠應力,得以使孿晶大量成核,於銀薄膜沉積同時生成高密度奈米孿晶結構。 本博士論文最後展示銀(111)奈米孿晶膜之應用潛力,除了可製備於各種基板上、可量產於8吋矽晶圓,亦可透過施加適當負基板偏壓,使銀奈米孿晶層厚度減至700 nm,仍保有96% (111)比例之優異品質。進一步應用至晶背金屬層以及固晶直接接合製程,本論文指出影響接合品質的因素有:直接接合銅基板(direct bonded copper, DBC)表面粗糙度、表面材料、表面曲率及晶背金屬層附著性等。於DBC基板表面銅粗糙度0.09 µm時,可於大氣中260 ℃, 20 MPa, 10 min接合條件下達42.2 MPa接合強度,與傳統焊錫或金屬粒子燒結技術相比具有應用優勢。zh_TW
dc.description.abstractDue to the increasing demand for high-power applications and high reliability, the power semiconductor industry has developed novel transistor structures and processes. Moreover, the utilization of wide-bandgap semiconductors has enhanced the threshold for reliability and presented challenges for manufacturing processes. In response to the trend, wafer backside metallization was developed. As a mid-stage process, the quality of the backside metal is the critical factor affecting the reliability of power devices and modules. This research cooperates with Ag materials technology company (Amtc) to develop new types of backside metal films based on traditional Ti/Ni/Ag, and through the processing–structure–properties relationship in materials science, it optimizes manufacturing processes and increases reliability. By pretreating the wafer backside surface, controlling the environment and optimizing the deposition temperature, source pre-melting time and electron beam scanning frequency, backside metal films with good structures, electrical properties, adhesion and thermal stabilities can be produced. On the other hand, reliability issues appeared in Ti/Ni/Sn/Ag and Ti/Ni/Cu/Ag at under 400 ℃. Therefore, backside metal films with good industrial applicability and the best process to produce backside metal films were established. The die attach process of power modules, following the previous backside metallization process, faces the transformation challenges of die attach materials. Therefore, this research also studies Ag (111) nanotwinned films, which possess high diffusivity, and it also develops production methods, optimizes the structures, discusses the twinning mechanism, and finally applies the films to the direct die attach process. The use of the conventional sputtering method to produce Ag nanotwinned films improves the adhesion of the Ti layers, and Ti (002) also enhances the deposition of Ag (111) and reduces the thickness of the transition layers. Furthermore, the application of negative substrate bias significantly improves the deposition of Ag with (111) preferred orientation, reduces the thickness of the transition layers, and promotes the formation of nanotwins, making the films more applicable. With the ion beam assisted deposition system, this research further utilized evaporation methods to produce Ag (111) nanotwinned films, which could be produced only by sputtering or electroplating methods in the past, and optimized the structures through the ion gun voltage and current parameters. This research concludes that by either negative substrate bias or assisted ion beam, ion bombardment induced sufficient stress to the Ag films and generated twin nucleation, therefore forming high-density nanotwinned structures in the deposited films. Finally, this research demonstrates the application potential of Ag (111) nanotwinned films. In addition to being capable of being fabricated on various substrates and mass-produced on 8-inch Si wafers, Ag nanotwinned films can also be deposited with excellent quality of 96% (111) and the film thickness reduced to 700 nm by the application of appropriate negative substrate bias. Furthermore, Ag (111) nanotwinned films have been applied to backside metal films and the direct die attach process. This research points out that the factors affecting the bonding quality include the following: DBC substrate surface roughness, surface materials, surface curvature and adhesion of the backside metal films. With a DBC copper surface roughness of 0.09 µm, a bonding strength of 42.2 MPa can be reached at under 260 ℃, 20 MPa and 10 min. This result demonstrates that the application of Ag (111) nanotwinned films is advantageous compared to the traditional solder or sintering of metal particles methods of die attach.en
dc.description.provenanceMade available in DSpace on 2023-03-20T00:10:52Z (GMT). No. of bitstreams: 1
U0001-3107202220053600.pdf: 22875456 bytes, checksum: a98c2dbe04259ad0bd61d9b6955c5086 (MD5)
Previous issue date: 2022
en
dc.description.tableofcontents目錄 口試委員會審定書 I 摘要 II Abstract IV 目錄 VII 圖目錄 XI 表目錄 XXIV 第一章 前言 1 1-1 研究背景 1 1-1-1 功率半導體元件 1 1-1-2 功率半導體元件晶圓製程 9 1-1-3 功率半導體元件封裝製程 12 1-2 研究動機與目的 18 第二章 文獻回顧 20 2-1 晶背金屬層鍍膜與設計 20 2-1-1 薄膜沉積理論 20 2-1-2 晶背金屬薄膜製備方法 25 2-1-3 晶背金屬層材料選用 28 2-1-4 晶背金屬層可靠性 31 2-2 奈米孿晶 42 2-2-1 孿晶界 42 2-2-2 奈米孿晶之特性與應用 48 2-2-3 奈米孿晶之製備與生成 56 第三章 實驗方法與步驟 60 3-1 實驗流程 60 3-1-1 矽晶背面金屬化 60 3-1-2 奈米孿晶銀鍍膜研究 60 3-2 材料準備 61 3-2-1 鍍膜材料 61 3-2-2 基板與基板清洗 61 3-2-3 氣體 62 3-3 真空鍍膜設備 62 3-3-1 四槍磁控濺鍍系統 62 3-3-2 離子輔助電子束蒸鍍系統 63 3-4 機械性質測試 66 3-4-1 網格測試 66 3-4-2 剪力強度測試 66 3-4-3 薄膜拉力測試 68 3-4-4 奈米壓痕測試 69 3-5 可靠度測試設備 69 3-5-1 真空加熱爐 69 3-5-2 熱應力複合機 69 3-6 材料性質分析 70 3-6-1 掃描式電子顯微鏡與能量分散光譜儀 70 3-6-2 聚焦離子束顯微鏡 70 3-6-3 原子力顯微鏡 71 3-6-4 四點探針儀 71 3-6-5 電子背向散射繞射技術 71 3-6-6 X-射線繞射分析 72 3-6-7 穿透式電子顯微鏡 73 第四章 結果與討論 74 4-1 矽晶背金屬化 74 4-1-1 結構觀察及製程優化 74 4-1-2 附著性測試 87 4-1-3 熱循環測試 94 4-1-4 熱儲存測試及Cu/Ag原子遷移 96 4-1-5 薄膜電性量測 104 4-2 奈米孿晶銀鍍膜 106 4-2-1 濺鍍銀奈米孿晶結構確立及分析 107 4-2-2 矽基板與鈦中間層對銀奈米孿晶膜之影響 114 4-2-3 基板偏壓濺鍍奈米孿晶銀 126 4-2-4 離子轟擊效應及蒸鍍奈米孿晶銀 133 4-2-5 奈米孿晶銀鍍膜之應用 162 第五章 結論 182 5-1 晶背金屬層開發及製程優化 182 5-2 晶背金屬層可靠度測試 183 5-3 銀奈米孿晶鍍膜開發及優化 184 5-4 銀奈米孿晶應用性評估 185 參考文獻 186 個人簡介 207   圖目錄 圖1-1半導體先進製程與先進封裝節點之發展及預測[2]。 3 圖1-2先進封裝技術發展與I/O密度-I/O腳距(pitch)關係圖[2]。 3 圖1-3 功率半導體產業發展驅動力[3, 4]。 4 圖1-4 功率半導體之工作範圍及其應用[3]。 4 圖1-5功率半導體元件依積體化程度分類。 5 圖1-6 VDMOS及IGBT電晶體結構示意圖[5, 6]。 5 圖1-7矽基功率半導體之應用範圍限制[13]。 7 圖1-8 Si與寬能隙半導體材料特性比較[4]。 8 圖1-9 功率半導體元件由製造至應用之流程[4]。 10 圖1-10 功率元件晶圓製程流程圖[14]。 10 圖1-11 英飛凌科技公司(a)晶圓尺寸及厚度發展(b)晶圓薄化提升功率密度發展[15]。 11 圖1-12 電子構裝製程的四大功能示意圖[18]。 14 圖1-13 電子構裝製程的層次示意圖[19]。 14 圖1-14 功率離散元件封裝示意圖[4]。 15 圖1-15 功率離散元件封裝朝向小型化及高能量密度發展[4]。 15 圖1-16 功率模組封裝示意圖[20, 21]。 16 圖1-17 功率模組封裝於各部位之技術演進及發展[21]。 16 圖1-18 功率離散元件封裝市場年複合成長率[22]。 17 圖1-19功率模組封裝各部位市場份額及複合成長率[21]。 17 圖1-20 本論文研究之功率模組製程晶背金屬化及固晶接合[21]。 19 圖1-21 功率模組固晶技術發展趨勢[21]。 19 圖2-1薄膜成核及成長過程示意圖[28]。 22 圖2-2 Movchan和Demchishin提出之結構區域模型[37]。 24 圖2-3 Thornton修改之結構區域模型[40]。 24 圖2-4離子轟擊造成之(a)晶格扭曲(b)銀薄膜晶粒尺寸下降及缺陷密度提升[29]。 27 圖2-5晶背金屬層結構示意圖。 29 圖2-6 Si-Al spike現象[62]。 30 圖2-7 (a)使用不同能量氬離子進行表面處理及對應薄膜拉力測試結果(b) 使用不同能量氬離子進行表面處理及對應剝落測試結果(c)表面蝕刻後放置不同時間及對應剝落測試結果[65]。 32 圖2-8利用離子束轟擊基板增進薄膜附著性[29]。 33 圖2-9薄膜應力造成基板翹曲示意圖[29]。 35 圖2-10 (a)氣體壓力對薄膜應力之影響示意圖及(b)分別在較0.8 mTorr及8 mTorr氬氣壓力下濺鍍薄膜之表面結構[69, 70]。 36 圖2-11 (a)濺鍍參數及薄膜應力值(b)濺鍍後單層及多層薄膜應力(c) Ti/NiV/Ag殘留應力與退火溫度關係圖(d) Ti/NiV/Ag附著性與退火溫度關係圖[71]。 36 圖2-12溫度對Ti/Ni/Ag附著性之影響[73]。 39 圖2-13英飛凌公司晶背金屬化製程,將晶圓正面墊高避免元件損傷[54]。 40 圖2-14於濺鍍銀製程加入多段冷卻道次示意圖[75]。 40 圖2-15 Si-Ti、Ti-Ni、Ti-Ag及Ni-Ag相圖[78-80]。 41 圖2-16 Cu-Ni、Cu-Ag、Ni-Sn及Ag-Sn相圖[80-83]。 41 圖2-17不同生長孿晶形式[84, 124, 125]。 45 圖2-18 (a)變形孿晶於晶粒內部呈透鏡狀,(b)塑性調節之變形孿晶兩端接觸晶界呈平板狀,(c)藉扭結邊界及(d)藉滑移塑性調節[126]。 46 圖2-19 Shockley部分差排在相鄰{111}滑移面上滑移形成孿晶平面示意圖[106]。 46 圖2-20 (a) Shockley部分差排在相鄰{111}平面滑移形成孿晶核示意圖,(b)及其GPFE能量曲線[101]。 47 圖2-21由(a)計算及(b)實驗得到之Al晶界以<110>軸旋轉隨錯位角變化能量[127, 128]。 47 圖2-22銀奈米孿晶結構熱穩定性[132]。 50 圖2-23粗晶粒及不同奈米孿晶厚度Cu之機械性質比較[87, 88]。 51 圖2-24粗晶粒及奈米孿晶Cu電阻率之比較[87]。 51 圖2-25臨場觀察孿晶界抗電遷移性研究[139]。 52 圖2-26 (111)奈米孿晶Cu-Cu低溫直接接合橫截面及其材料分析[162]。 53 圖2-27 (111)奈米孿晶Cu-Cu混合鍵合技術[164, 165]。 53 圖2-28 (a) Sony採用之Cu-Cu混合鍵合技術及(b)(c)混合鍵合技術用於先進封裝之效能提升[166]。 54 圖2-29 (111)銀奈米孿晶(a)厚膜及(b)薄膜低溫直接接合[169, 170]。 55 圖2-30不同製程製備出之奈米孿晶結構特性[189]。(a)直流電鍍製備出之(111)奈米孿晶柱狀晶[173] (b)脈衝電鍍製備出之(110)奈米孿晶[135]及(c)磁控濺鍍製備出之(111)奈米孿晶柱狀晶[182]。 58 圖2-31 (a)濺鍍Pd為(111)柱狀晶但不含奈米孿晶結構 (b)蒸鍍Pd呈現隨機排列多晶並包含密度低之奈米孿晶結構[90]。 59 圖3-1矽晶背面金屬化實驗流程圖。 60 圖3-2奈米孿晶銀鍍膜實驗流程圖。 60 圖3-3四槍磁控濺鍍系統腔體內部圖。 63 圖3-4離子輔助電子束蒸鍍腔體內部及示意圖。 64 圖3-5 Dage 4000接點強度試驗機。 67 圖3-6薄膜剪力測試示意圖。 67 圖3-7拉力測試之試片與鋁釘、加熱夾具、測試系統及示意圖。 68 圖4-1於Si基板上濺鍍單層Ti (100nm)之橫截面及表面二次電子影像。 76 圖4-2於Si基板上濺鍍Ti/Ni/Ag及Ti/NiV/Ag橫截面二次電子影像。 76 圖4-3於Si基板及玻璃基板上濺鍍單層Ni之橫截面及表面二次電子影像。 76 圖4-4分別使用40 W、80 W及150 W功率濺鍍Ni層,於Si基板上沉積Ti/Ni金屬層結構之橫截面及其對應表面二次電子影像。 77 圖4-5鎳層參數分別為(a) 150 W常溫(b) 300 W常溫(c) 150 W, 200 ℃(d) 250 W, 200 ℃(e) 300 W, 200 ℃以及(f) 300 W, 500 ℃之Ti/Ni/Ag橫截面二次電子影像。 77 圖4-6於Si基板上蒸鍍Ti/ Ni /Ag之橫截面及表面二次電子影像。 78 圖4-7蒸鍍300 nm及100 nm厚度Sn之Ti/Ni/Sn/Ag橫截面及表面二次電子影像。 79 圖4-8蒸鍍不同Cu/Ag厚度之Ti/Ni/Cu/Ag橫截面及表面二次電子影像。 79 圖4-9不同粗化製程及未經粗化之矽晶圓表面。 81 圖4-10不同倍率之Ti/Ni/Ag橫截面及表面影像。 82 圖4-11蒸鍍製程之流程監控及製程調整。 82 圖4-12不同厚度之Ti/Ni/Cu/Ag橫截面影像。 83 圖4-13不同蒸鍍溫度下Ti/Ni/Ag/Sn橫截面及表面影像。 85 圖4-14不同電子束掃描頻率之Ti/Ni/Ag/Sn表面影像(a) 5 Hz (b) 10 Hz。 85 圖4-15控制電子束掃描頻率之Ti/Ni/Cu/Sn橫截面及表面影像。 86 圖4-16不同厚度及蒸鍍溫度之Ti/Al橫截面及表面影像。 86 圖4-17濺鍍Ti/Ni/Ag剝落測試結果。 89 圖4-18濺鍍Ti/NiV/Ag剪力測試破斷面及元素分析。 89 圖4-19蒸鍍Ti/Ni/Ag剪力測試破斷面及元素分析。 90 圖4-20薄膜附著性剪力強度值。 90 圖4-21使用剪力測試樂鑫材料蒸鍍金屬層之破斷結果。 92 圖4-22薄膜拉力測試破斷面。 92 圖4-23薄化後矽晶片於拉力測試破斷情形。 93 圖4-24薄化後矽晶片拉力測試破斷面。 93 圖4-25 Ti/Ni/Ag經熱循環測試後橫截面及表面二次電子影像。 95 圖4-26 Ti/Ni/Cu/Ag經熱循環測試後橫截面及表面二次電子影像。 95 圖4-27 Ti/Ni/Sn/Ag經熱循環測試後橫截面及表面二次電子影像。 95 圖4-28原始未經加熱及經400 ℃, 2小時真空熱處理之Ti/Ni/Ag橫截面影像。 99 圖4-29 Ti/Ni/Cu/Ag (1, 3, 5, 5 kÅ)不同溫度及時間真空熱儲存下之橫截面影像。 99 圖4-30 Ti/Ni/Cu/Ag晶片於400 ℃, 3小時真空熱儲存下之表面及元素分析。 100 圖4-31 Ti/Ni/Cu/Ag及Ti/Ni/Ag晶片於400 ℃真空熱儲存後表面變化。 100 圖4-32 Ti/Ni/Cu/Ag (1, 3, 1, 9 kÅ)經400 ℃,持溫(a) 2小時及(b) 3小時真空熱儲存後之橫截面影像及元素分析。 101 圖4-33矽基板鍍銀於常溫至350 ℃的熱循環測試之薄膜應力量測[200]。 101 圖4-34 Ti/Ni/Cu/Ag (1, 3, 5, 5 kÅ)及Ti/Ni/Ag(1, 3, 10 kÅ) 經不同溫度及持溫時間真空熱儲存,冷卻後在表面形成孔洞。 102 圖4-35 Ti/Ni/Cu/Ag (1, 3, 1, 9 kÅ)經400 ℃,3小時熱儲存橫截面影像。 102 圖4-36 Ti/Ni/Cu/Ag (1, 3, 1, 9 kÅ)經400 ℃,1小時熱儲存表面影像及元素分析。 103 圖4-37 Ti/Ni/Cu/Ag (1, 3, 5, 5 kÅ)經400 ℃,不同持溫時間真空熱儲存表面影像。 103 圖4-38於晶背金屬化銀薄膜發現奈米孿晶柱狀晶粒結構之橫截面影像。 106 圖4-39濺鍍功率(a) 150 W(b) 200 W(c) 300 W橫截面及(d)表面離子影像。 109 圖4-40濺鍍銀奈米孿晶X射線繞射分析圖譜。 109 圖4-41銀奈米孿晶膜之EBSD分析(a) RD方向IPF mapping (b) Σ3及Σ9相對總晶界長度比例(c) ND方向IPF mapping (d)將圖(c) (111)平面區域切割出之IPF mapping圖(e)圖(c)之(111)面積比例。 111 圖4-42穿透式電子顯微鏡(a)明場影像與選區繞射(b)高解析穿透式電子顯微鏡影像(c)母晶區域快速傅立葉變換(d)孿晶區域快速傅立葉變換(e)高解析穿透式電子顯微鏡影像之局部放大及(f)孿晶厚度分布與平均值。 113 圖4-43不同種類單晶矽之半導體元件應用[210]。 114 圖4-44濺鍍2 µm銀奈米孿晶於(a) Si (100) (b) Si (110) (c) Si (111)橫截面離子影像及對應(d)圖(a)、(e)圖(b)、(f)圖(c)之X-ray繞射分析圖譜。 116 圖4-45濺鍍2 µm銀奈米孿晶於氫氟酸中蝕刻後(a)Si (100)(b) Si (110) (c) Si (111)橫截面離子影像及對應(d)圖(a)、(e)圖(b)、(f)圖(c)之X-ray繞射分析圖譜。 117 圖4-46直接濺鍍在矽基板上的銀膜層易在夾取過程剝落。 118 圖4-47直接濺鍍2 µm銀於矽基板上之剝落測試結果。 118 圖4-48加入100 nm鈦中間層之剝落測試結果。 119 圖4-49拉力測試結果(a)膜層被鋁釘拉起(b) Si/Ti/Ag樣品及(c)破斷面放大圖。 119 圖4-50橫截面離子影像及過渡層厚度(a) Si (100)/Ag (b) Si (110)/Ag (c) Si (111)/Ag (d) Si (100)/Ti/Ag (e) Si (110)/Ti/Ag (f) Si (111)/Ti/Ag。 121 圖4-51 X-ray繞射圖譜(a) Si/Ag (b) Si/Ti/Ag。 122 圖4-52橫截面EBSD晶格取向圖(a) Si (100)/Ti/Ag (b) Si (100)/Ag (c) Si (110)/Ti/Ag (d) Si (111)/Ti/Ag。 122 圖4-53 Si、Ti及Ag不同平面的原子排列示意圖。 124 圖4-54濺鍍Ti於不同取向矽基板上之X-ray低掠角繞射圖譜。 125 圖4-55不同取向矽晶片上濺鍍奈米孿晶銀之奈米壓痕測試硬度結果,以及和文獻數值做Hall-Petch關係式比較[182, 211, 212]。 125 圖4-56無施加基板偏壓濺鍍銀之橫截面影像。 127 圖4-57施加基板偏壓(a) -50 V (b) -100 V (c) -150 V及(d) -200 V濺鍍銀之橫截面影像。 127 圖4-58施加不同偏壓濺鍍銀之X射線繞射分析圖譜疊圖。 128 圖4-59施加不同偏壓濺鍍銀之(111)繞射強度比例。 128 圖4-60施加不同基板偏壓濺鍍銀奈米孿晶之奈米壓痕硬度值。 129 圖4-61基板偏壓為(a) 0 V(b) -50 V(c) -100 V(d) -150 V(c) -200 V表面粗糙度量測。 129 圖4-62施加基板偏壓濺鍍銀奈米孿晶於(a) Si (100) (b) Si (110) (c) Si (111)。 131 圖4-63 (a)無施加及(b)施加-150V基板偏壓濺鍍銀奈米孿晶EBSD晶格取向圖。 131 圖4-64施加-150 V基板偏壓濺鍍銀奈米孿晶表面離子影像。 132 圖4-65 (a) 無施加及(b) 施加-150 V基板偏壓濺鍍銀奈米孿晶之表面EBSD晶格取向圖。 132 圖4-66銀薄膜沉積後經(a) 0 min (b) 15 min及(c) 30 min 離子轟擊橫截面影像。 134 圖4-67銀薄膜沉積後經(a) 0 min (b) 15 min及(c) 30 min 離子轟擊表面EBSD晶格取向圖。 134 圖4-68銀薄膜沉積後經不同時間離子轟擊之X射線繞射圖譜。 134 圖4-69薄膜表面凝結銀顆粒形成奈米孿晶結構之表面及橫截面影像。 135 圖4-70電子束蒸鍍銀之(a)橫截面離子影像(b) EBSD晶格取向圖,及離子輔助蒸鍍製程蒸鍍銀之(c)橫截面離子影像(d) EBSD晶格取向圖。 137 圖4-71 (a)電子束蒸鍍銀,及(b)離子輔助蒸鍍銀之X射線繞射圖譜。 138 圖4-72離子輔助蒸鍍銀之(a)表面EBSD晶格取向圖(b)分割出(111)面之EBSD晶格取向圖。 138 圖4-73離子輔助蒸鍍奈米孿晶銀(a)TEM明場影像(b)HR-TEM影像。 139 圖4-74由TEM影像統計之孿晶間距分布及平均。 139 圖4-75 (a) TKD晶格取向圖,顯示Σ3及晶界之(b) TKD晶格取向圖(c) IQ圖,及(d)對應之TEM明場影像。 140 圖4-76晶種層厚度為 (a) 80 nm (b)250 nm (c) 1000 nm橫截面離子影像及晶種層厚度為(d) 80 nm (e) 250 nm (f) 1000 nm XRD圖譜。 141 圖4-77離子輔助蒸鍍銀奈米孿晶橫截面(a)離子影像(b)EBSD晶格取向圖。 142 圖4-78離子輔助蒸鍍銀奈米孿晶(a)表面EBSD晶格取向圖及(b)從(a)分割出(111)面。 143 圖4-79離子輔助蒸鍍銀奈米孿晶X射線繞射圖譜。 143 圖4-80離子輔助蒸鍍銀奈米孿晶橫截面(a) TEM明場影像(b)(c)局部放大HR-TEM影像。 144 圖4-81由TEM影像統計之離子輔助蒸鍍銀孿晶厚度分布及平均。 144 圖4-82先濺鍍後蒸鍍使用離子槍電壓電流(a) 100 V, 0.2 A (b)100 V, 0.4 A之橫截面離子影像,及(c)(d)圖(a)之局部放大STEM影像。 148 圖4-83先濺鍍後蒸鍍使用離子槍電壓電流(a) 100 V, 0.2 A (b) 100 V, 0.4 A之橫截面EBSD晶格取向圖。 148 圖4-84先濺鍍後蒸鍍使用離子槍電壓電流(a) 100 V, 0.2 A (b)100 V, 0.4 A之X射線繞射圖譜。 149 圖4-85先濺鍍後蒸鍍之不加離子輔助、使用離子槍電壓電流100 V, 0.2 A及100 V, 0.4 A之奈米壓痕硬度測試。 149 圖4-86離子槍電壓電流 (a) 100 V, 0.2 A (b) 100 V, 0.4 A (c) 100 V, 0.6 A橫截面離子影像及XRD圖譜(c) 100 V, 0.2 A (d) 100 V, 0.4 A (e) 100 V, 0.6 A。 150 圖4-87離子槍電壓電流(a) 120 V, 0.4 A (b) 100 V, 0.4 A (c) 80 V, 0.4 A (d) 60 V, 0.4 A橫截面離子影像及XRD圖譜(e) 120 V, 0.4 A (f) 100 V, 0.4 A (g) 80 V, 0.4 A (h) 60 V, 0.4 A。 151 圖4-88以不同離子槍電壓電流蒸鍍銀之奈米壓痕硬度測試。 152 圖4-89先濺鍍再蒸鍍之銀薄膜表面粗糙度(a)未施加離子輔助(b) 100 V, 0.2 A及(c) 100 V, 0.4 A。 152 圖4-90蒸鍍之銀薄膜表面粗糙度(a)未施加離子輔助(b) 100 V, 0.2 A (c) 100 V, 0.4 A及(d) 60 V, 0.4 A。 153 圖4-91 (r*twin - r*perfect) / r*perfect差異值和Ps關係圖。 156 圖4-92局部放大之(r*twin - r*perfect)/ r*perfect差異比例和Ps關係圖。 157 圖4-93孿晶間距和Ps關係圖。 157 圖4-94以不同沉積速率下孿晶間距和Ps關係圖。 158 圖4-95濺鍍銀奈米孿晶於銅多晶基板上(a)有Ti (b)無Ti橫截面離子影像與(c)銅基板及(d)銀奈米孿晶膜X射線繞射圖譜。 163 圖4-96濺鍍銀奈米孿晶於鍺基板上(a)有Ti (b)無Ti橫截面離子影像與(c)鍺基板及(d)銀奈米孿晶膜X射線繞射圖譜。 163 圖4-97 (a)(c)濺鍍及(b)(d)蒸鍍銀奈米孿晶於藍寶石基板上橫截面離子影像與X射線繞射圖譜。 164 圖4-98 (a)(c)濺鍍及(b)(d)蒸鍍銀奈米孿晶於GaAs基板上橫截面離子影像與X射線繞射圖譜。 164 圖4-99 (a)(c)濺鍍及(b)(d)蒸鍍銀奈米孿晶於SiC基板上橫截面離子影像與X射線繞射圖譜。 165 圖4-100 (a)(c)濺鍍及(b)(d)蒸鍍銀奈米孿晶於DPC (Al2O3/Cu/Ni/Pd/Au)基板上橫截面離子影像。 165 圖4-101離子輔助蒸鍍銀奈米孿晶於8吋晶圓及其橫截面離子影像。 166 圖4-102蒸鍍於8吋晶圓之銀表面EBSD分析(a)-(c)加離子輔助及(d)-(f)未加離子輔助沉積。 167 圖4-103施加基板偏壓濺鍍厚度為(a) 0.7 µm (b) 1.5 µm銀奈米孿晶膜橫截面影像。 168 圖4-104施加基板偏壓濺鍍銀薄膜X射線繞射圖譜。 169 圖4-105施加基板偏壓濺鍍厚度為(a) 0.7 µm (b) 1.5 µm銀奈米孿晶膜表面EBSD分析。 169 圖4-106厚度為(a) 0.7 µm (b) 1.5µm銀奈米孿晶膜表面AFM表面粗糙度量測。 170 圖4-107濺鍍0.7 µm銀奈米孿晶於Al-1%Si/Cr/Ni/Ag晶背金屬層。 171 圖4-108 Al-1%Si/Cr/Ni/Ag晶背金屬層X射線繞射圖譜。 171 圖4-109 Al-1%Si/Cr/Ni/Ag晶背金屬層表面(a) EBSD晶格取向圖及(b)切割出(111)面(c)表面二次電子影像(d) AFM表面粗糙度分析。 172 圖4-110 (a) DBC基板處理流程,(b)原始及(c)-(f) group 1-group 4之DBC基板表面粗糙度與表面輪廓。 176 圖4-111鍍有銀(111)奈米孿晶晶片與 (a) group 2 (b) group 3 (c) group 4 DBC基板固晶直接接合後橫截面二次電子影像,及(d) group 3 (e) group 2 DBC基板橫截面離子影像。 177 圖4-112鍍有銀(111)奈米孿晶晶背金屬層晶片,與group1–4之不同粗糙度DBC基板於260 ℃, 20 MPa, 10 min固晶直接接合強度。 178 圖4-113附著性優與劣之鍍有銀(111)奈米孿晶晶背金屬層晶片與不同粗糙度DBC基板(a)固晶直接接合強度(b)附著性不佳晶片與粗糙DBC基板接合橫截面影像(c)附著性不佳晶片剪力測試後破斷面。 179 圖4-114陶瓷基板(a)巨觀與(b)局部表面輪廓及(c)基板與晶片固晶直接接合強度。 180 圖4-115 DBC-Cu基板經(a) 400 ℃熱儲存及(b)熱循環後失效圖片。 180 圖4-116本研究鍍有銀(111)奈米孿晶之晶背金屬層晶片與DBC基板固晶直接接合,與文獻使用不同固晶材料於不同接合溫度下之接合強度比較[231, 232, 234]。 181   表目錄 表1-1功率半導體元件之應用特性及範圍[7]。 6 表1-2 Si、GaAs、GaN及SiC半導體特性及FOM比較[10]。 8 表2-1面心立方晶體晶面表面能相對比值[36]。 23 表2-2半導體製程常用金屬性質比較表[63]。 30 表2-3製程參數對薄膜應力之影響[68]。 35 表2-4共格孿晶界、非共格孿晶界及一般大角度晶界能量表(unit: mJ/m2)[118]。 47 表2-5銀及銅不同溫度及晶面之表面擴散係數(diffusivity) (unit: cm2/s) [146]。 52 表2-6文獻整理過去FCC金屬奈米孿晶結構的製備方法[189] ( PED: pulsed electrodeposition, DCED: direct-current electrodeposition, MS: magnetron sputtering, EBE: electron-beam evaporation)。 58 表3-1奈米孿晶研究之鍍膜參數。 65 表4-1四點探針量測不同晶背金屬層之片電阻值。 105
dc.language.isozh-TW
dc.subject銀奈米孿晶zh_TW
dc.subject晶背金屬化zh_TW
dc.subject功率模組zh_TW
dc.subject銀奈米孿晶zh_TW
dc.subject基板偏壓濺鍍zh_TW
dc.subject離子輔助蒸鍍zh_TW
dc.subject功率模組zh_TW
dc.subject固晶製程zh_TW
dc.subject固晶製程zh_TW
dc.subject離子輔助蒸鍍zh_TW
dc.subject晶背金屬化zh_TW
dc.subject基板偏壓濺鍍zh_TW
dc.subjectAg nanotwinen
dc.subjectpower moduleen
dc.subjectbackside metallizationen
dc.subjectsubstrate bias sputteringen
dc.subjection beam assisted electron beam evaporationen
dc.subjectdie attachen
dc.subjectpower moduleen
dc.subjectbackside metallizationen
dc.subjectAg nanotwinen
dc.subjectsubstrate bias sputteringen
dc.subjection beam assisted electron beam evaporationen
dc.subjectdie attachen
dc.title功率模組晶背金屬層及銀奈米孿晶鍍膜開發與優化zh_TW
dc.titleDevelopment and Optimization of Backside Metallization and Ag Nanotwinned Films for Power Modulesen
dc.typeThesis
dc.date.schoolyear110-2
dc.description.degree博士
dc.contributor.oralexamcommittee施漢章(Han-Chang Shih),薛承輝(Chun-Hway Hsueh),陳智(Chih Chen),鄭明達(Ming-Da Cheng),紀志堅(Chih-Chien Chi),歐陽汎怡(Fan-Yi Ouyang),周苡嘉(Yi-Chia Chou)
dc.subject.keyword功率模組,晶背金屬化,銀奈米孿晶,基板偏壓濺鍍,離子輔助蒸鍍,固晶製程,zh_TW
dc.subject.keywordpower module,backside metallization,Ag nanotwin,substrate bias sputtering,ion beam assisted electron beam evaporation,die attach,en
dc.relation.page209
dc.identifier.doi10.6342/NTU202201916
dc.rights.note同意授權(全球公開)
dc.date.accepted2022-08-03
dc.contributor.author-college工學院zh_TW
dc.contributor.author-dept材料科學與工程學研究所zh_TW
dc.date.embargo-lift2027-06-30-
顯示於系所單位:材料科學與工程學系

文件中的檔案:
檔案 大小格式 
U0001-3107202220053600.pdf
  此日期後於網路公開 2027-06-30
22.34 MBAdobe PDF
顯示文件簡單紀錄


系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。

社群連結
聯絡資訊
10617臺北市大安區羅斯福路四段1號
No.1 Sec.4, Roosevelt Rd., Taipei, Taiwan, R.O.C. 106
Tel: (02)33662353
Email: ntuetds@ntu.edu.tw
意見箱
相關連結
館藏目錄
國內圖書館整合查詢 MetaCat
臺大學術典藏 NTU Scholars
臺大圖書館數位典藏館
本站聲明
© NTU Library All Rights Reserved