請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/55398
標題: | 考慮繞線架構之異質現場可程式化邏輯閘陣列解析擺置 Routing-Architecture-Aware Analytical Placement for Heterogeneous FPGAs |
作者: | Sheng-Yen Chen 陳聖彥 |
指導教授: | 張耀文(Yao-Wen Chang) |
關鍵字: | 實體設計,現場可程式邏輯閘陣列,電路擺置,電路繞線,異質電路, Physical Design,Placement,Routing,FPGA,Heterogeneous, |
出版年 : | 2014 |
學位: | 碩士 |
摘要: | 擺置是現場可程式邏輯閘陣列設計流程中最重要的環節之一。隨著電路設計複雜度的急遽上升,傳統退火式擺置方法的效能已不足以應付大規模的電路。因此,近年來許多研究嘗試將特定積體電路上的解析擺置方法,運用於現場可程式邏輯閘陣列的設計當中,這些解析擺置方法通常藉由最小化線長的方式來評斷擺置結果的好壞以求得到較小的連線延遲,然而,在現場可程式邏輯閘陣列的繞線架構裡,兩點間的連線延遲與線長距離並非線性且非正相關,較短的線長並不代表較小的連線延遲,在擺置時若未考慮繞線架構將會不利於之後現場可程式邏輯閘陣列的繞線,進而影響電路效能。此外,現今現場可程式邏輯閘陣列採用複雜元件如隨機存取記憶體以及數位訊號處理器,這些複雜元件必須擺置在特定區域,使得現場可程式邏輯閘陣列擺置更加困難。
在這篇論文中,我們針對上述問題提出了一套考慮繞線架構的解析式擺置演算法,此演算法包含了一個針對繞線架構的價值函數以及一個運用於複雜元件的密度模型。在擺置的過程中,我們以最小化這個價值函數的方式來達到適合繞線架構的擺置結果,並以密度模型來調控不同複雜元件的分佈位置。為了驗證此擺置演算法的效能,我們將此演算法實作在業界的現場可程式邏輯閘陣列的架構上,並使用大型標竿電路來實測擺放結果。實驗結果顯示,我們的方法相較於先前的研究不僅更快速,並且能得到更好的效能。 With the dramatically increasing design complexity, placement becomes one of the crucial stages in field programmable gate arrays (FPGA) designs. Traditional simulated annealing based placers have become inefficient for large circuits. In recent years, many analytical placers, which are fast and produce high-quality solutions in application specific integrated circuit (ASIC) designs, have been applied to FPGA designs. These placers optimize their placement results by minimizing wirelength functions, such as total half-perimeter wirelength. The smaller wirelength functions, however, may not guarantee shorter interconnect delay in FPGAs. The reason is that FPGA routing architecture makes the interconnect delay highly non-linear and non-monotonic with respect to the distance. Hence, placement without considering the routing architecture could lead to worse results for FPGA routing. Moreover, modern FPGAs contain heterogeneous components, such as random access memory blocks (RAMs) and digital signal processing blocks (DSPs). These heterogeneous components should be placed in specific locations, which makes FPGA placement become more difficult. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/55398 |
全文授權: | 有償授權 |
顯示於系所單位: | 電子工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-103-1.pdf 目前未授權公開取用 | 1.74 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。